公开(公告)号：CN104425706A

公开(公告)日：2015-03-18

申请号：CN201310687504.0

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄韦翰 ,  宋福庭 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L43/08 ,  H01L27/22

CPC classification number: H01L43/08 ,  H01L43/02 ,  H01L43/10 ,  H01L43/12

Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。

公开(公告)号：CN116685150A

公开(公告)日：2023-09-01

申请号：CN202310523627.4

申请日：2023-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘华钧 ,  宋福庭 ,  陈侠威 ,  廖钰文 ,  朱文定

IPC: H10B63/00 ,  H10N70/20

Abstract: 半导体结构包括：第一电极，包括第一金属材料；存储器膜，包括至少一种介电金属氧化物材料并且接触第一电极；以及第二电极，包括第二金属材料并且接触存储器膜。存储器膜包括具有小于0.01的钝化元素与氧的第一平均原子比率的中心区域，并且包括具有大于0.05的钝化元素与氧的第二平均原子比率的外围区域。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN111916557A

公开(公告)日：2020-11-10

申请号：CN201910772690.5

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  闵仲强 ,  曾元泰

IPC: H01L45/00

Abstract: 一些实施例涉及一种存储器元件。所述存储器元件包括上覆在底部电极上的顶部电极。数据储存层上覆在所述底部电极上。所述底部电极托住所述数据储层的下侧。所述顶部电极上覆在所述数据储存层上。所述底部电极的顶表面与所述顶部电极的顶表面对齐。

公开(公告)号：CN106252273B

公开(公告)日：2019-06-21

申请号：CN201510793769.8

申请日：2015-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  徐晨祐 ,  刘世昌

IPC: H01L21/762 ,  H01L27/10

Abstract: 存储器件包括第一电极、第二电极、存储元件、间隔件和阻挡结构。第二电极与第一电极相对。存储元件设置在第一电极和第二电极之间。间隔件形成在第二电极的侧壁上，并且间隔件具有设置在间隔件的顶面上的凹口。阻挡结构嵌入在间隔件的侧部中，并且阻挡结构具有越过凹口的底向上延伸的顶。此外，还公开了制造存储器件的方法。

公开(公告)号：CN107068856A

公开(公告)日：2017-08-18

申请号：CN201710057592.4

申请日：2017-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  闵仲强 ,  曾元泰 ,  徐晨佑 ,  刘世昌

IPC: H01L43/08 ,  H01L43/12

Abstract: 本揭露涉及半导体结构及制造其的方法。具体的，本揭露的一些实施例揭露一种半导体结构，其包括第N金属层；底部电极，其在所述第N金属层上方；磁性穿遂结MTJ，其在所述底部电极上方；顶部电极，其在所述MTJ上方；以及第(N+M)金属层，其在所述第N金属层上方。N以及M为正整数。所述第(N+M)金属层环绕所述顶部电极的侧壁的一部分。还提供一种形成所述半导体结构的制造方法。

公开(公告)号：CN105977378A

公开(公告)日：2016-09-28

申请号：CN201510582125.4

申请日：2015-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  吴常明 ,  陈侠威 ,  刘世昌 ,  朱文定 ,  廖钰文

IPC: H01L45/00 ,  H01L27/24

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1675

Abstract: 本发明涉及一种具有RRAM单元的集成电路器件以及相关的形成方法。在一些实施例中，集成电路器件具有被下部ILD层围绕的下部金属互连层和设置在下部金属互连层上方的底部电极。底部电极具有被底部介电层围绕的下部和比下部宽的上部。底部介电层设置在下部金属互连层和下部ILD层上方。集成电路器件还包括具有位于底部电极上的可变电阻的RRAM介电层和位于RRAM介电层上方的顶部电极。集成电路器件还包括位于底部介电层上方的顶部介电层，顶部介电层与底部电极的上部、RRAM介电层和顶部电极的侧壁均邻接。

公开(公告)号：CN105514265A

公开(公告)日：2016-04-20

申请号：CN201510442796.0

申请日：2015-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  徐晨祐 ,  刘世昌

IPC: H01L45/00 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L45/1233 ,  H01L45/08 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1675

Abstract: 本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(ILD)层围绕的下部金属互连层上方。具有可变电阻的介电数据存储层位于底部介电层和底部电极之上，且顶部电极设置在介电数据存储层上方。间隔件的放置将随后形成的底部电极窄化，从而提高RRAM单元的切换效率。

公开(公告)号：CN104377302A

公开(公告)日：2015-02-25

申请号：CN201410313597.5

申请日：2014-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢静佩 ,  宋福庭 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L45/00

CPC classification number: H01L45/1253 ,  H01L45/08 ,  H01L45/1226 ,  H01L45/146 ,  H01L45/16

Abstract: 一种制造件包括：具有上表面和侧面的第一电极、位于第一电极上方的电阻可变膜和位于电阻可变膜上方的第二电极。电阻可变膜沿着第一电极的上表面和侧面延伸。第二电极具有侧面。第一电极的侧面的一部分和第二电极的侧面的一部分将电阻可变膜的一部分夹在中间。本发明提供具有电阻可变膜的存储单元及其制造方法。

公开(公告)号：CN111916557B

公开(公告)日：2025-05-13

申请号：CN201910772690.5

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  闵仲强 ,  曾元泰

IPC: H10N70/00 ,  H10B99/00

Abstract: 一些实施例涉及一种存储器元件。所述存储器元件包括上覆在底部电极上的顶部电极。数据储存层上覆在所述底部电极上。所述底部电极托住所述数据储层的下侧。所述顶部电极上覆在所述数据储存层上。所述底部电极的顶表面与所述顶部电极的顶表面对齐。

公开(公告)号：CN113725256A

公开(公告)日：2021-11-30

申请号：CN202110173127.3

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭

IPC: H01L27/24 ,  H01L45/00

Abstract: 提供一种存储器器件、一种存储器集成电路及一种存储器器件的制造方法。存储器器件包括复合底部电极、顶部电极及设置在复合底部电极与顶部电极之间的电阻可变层。复合底部电极包括第一底部电极及设置在第一底部电极之上的第二底部电极。第二底部电极的侧壁在侧向上相对于第一底部电极层的侧壁及电阻可变层的侧壁凹陷。