-
公开(公告)号：CN119580068A
公开(公告)日：2025-03-07
申请号：CN202411674703.2
申请日：2024-11-21
Applicant: 北京航天自动控制研究所
Inventor： 谢宇嘉 , 周辉 , 王晓峰 , 盖一帆 , 赵雄波 , 李超然 , 吴松龄 , 董文杰 , 弭寒光 , 王云龙 , 李然 , 路坤锋 , 李晓敏 , 靳蕊溪 , 杨立波 , 高琪 , 康旭冰
IPC: G06V10/82 , G06V20/17 , G06N3/048 , G06N3/0495
Abstract: 本发明提供了一种图像目标识别方法，包括：将图像集中的图像输入训练后的浮点数深度神经网络模型，获取浮点数深度神经网络模型各隐藏层输出浮点数的取值范围；根据浮点数深度神经网络模型各隐藏层输出浮点数的取值范围，结合量化后定点数的目标位宽值，确定每个隐藏层的输出浮点数与定点数非对称量化关系式中的参数；确定每个隐藏层的输出浮点数与定点数非对称量化关系式为：#imgabs0#在浮点数深度神经网络模型的各隐藏层后，分别采用各隐藏层对应的输出浮点数与定点数非对称量化关系式取代ReLU函数，获得定点数神经网络模型；向定点数神经网络模型中输入待测图像，定点数神经网络模型中各隐藏层输出的浮点数转化为定点数，并完成图像目标识别。
-
公开(公告)号：CN116048782A
公开(公告)日：2023-05-02
申请号：CN202211589824.8
申请日：2022-12-10
Applicant: 北京航天自动控制研究所
Inventor： 王晓峰 , 路坤锋 , 周辉 , 谢宇嘉 , 赵雄波 , 盖一帆 , 蒋彭龙 , 李晓敏 , 李超然 , 吴松龄 , 林平 , 董文杰 , 弥寒光 , 黄鹂 , 吴敏 , 赵冠杰 , 李杰 , 李杨珺 , 王森 , 杨庆军 , 靳蕊溪 , 林玉野 , 徐天运
IPC: G06F9/50 , G06N3/063 , G06N3/0464
Abstract: 本公开属于人工智能处理器技术领域，具体而言涉及一种基于Winograd的深度学习处理器核心模组，包括：控制模块，接收外部控制单元传递的指令，并产生控制信号；d‑Buffer模块，缓存来及外部的输入特征，所述d‑Buffer模块与所述控制模块相连，所述控制模块控制d‑Buffer模块每个时钟周期的动作；和PE阵列，包括n个独立的计算单元，每个计算单元与d‑Buffer模块相连，所述计算单元计算每个输出通道的卷积，PE阵列进行n个输出通道的并行计算，所述控制模块控制PE阵列每个时钟周期的动作。本公开通过Winograd快速卷积方法解决基于FPGA的深度学习处理器的性能普遍受限于FPGA片上DSP资源数量的限制的问题，降低DSP数量对深度学习处理器性能的限制。
-
公开(公告)号：CN115878956A
公开(公告)日：2023-03-31
申请号：CN202211584551.8
申请日：2022-12-10
Applicant: 北京航天自动控制研究所
Inventor： 王晓峰 , 盖一帆 , 周辉 , 赵雄波 , 路坤锋 , 蒋彭龙 , 李晓敏 , 李超然 , 谢宇嘉 , 赵冠杰 , 林平 , 董文杰 , 吴松龄 , 弥寒光 , 黄鹂 , 吴敏 , 靳蕊溪 , 李杨珺 , 王森 , 李杰 , 杨庆军 , 林玉野
Abstract: 本公开属于专用算法硬件电路技术领域，具体而言涉及一种基于Winograd的相关算法加速器计算系统，包括：张量变换单元，包括基准图变换单元，对基准图张量块进行Winograd变换，得到第一张量块；实时图变换单元，对实时图张量块进行Winograd变换，得到第二张量块；和结果变换单元，对第一矩阵进行Winograd反变换，得到第二矩阵；逐点相乘单元，将所述第一张量块和所述第二张量块进行逐点相乘，得到第三张量块；通道累加单元，将所述第三张量块沿通道方向进行累加，得到第一矩阵；以及偏置累加单元，将所述第二矩阵与偏置矩阵逐点相加，得到过程矩阵。通过上述设置以提高计算速率和计算连续性。
-
公开(公告)号：CN114265696A
公开(公告)日：2022-04-01
申请号：CN202111632969.7
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
Abstract: 本发明涉及一种针对卷积神经网络最大池化层的池化器及池化加速电路，池化器包括第一选择器、第二选择器、比较器、常数寄存器和池化寄存器；比较器的第一输入端输入池化窗口中的特征数据，第二输入端接入第一选择器的输出数据，输出端连接到第二选择器；第一选择器的第一输入端连接常数寄存器，第二输入端连接外部的池化缓存从中读取数据，第三输入端连接池化寄存器输出端；第二选择器的第一输出端作为池化最终结果输出端，第二输出端连接外部的池化缓存向其写入数据，第三输出端连接池化寄存器的输入端。本发明以尽可能小的FPGA资源消耗量，实现常见CNN中最大池化层的高效计算，进而解决将CNN部署到嵌入式设备中遇到的实时性问题和功耗问题。
-
公开(公告)号：CN114358266B
公开(公告)日：2024-12-10
申请号：CN202111683726.6
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明涉及一种数据流驱动的卷积神经网络加速器，包括：预处理模块、卷积模块、池化模块和指令分发模块；预处理模块用于加载输入特征执行卷积神经网络的预处理；卷积模块用于加载权重、偏置数据以及输入特征执行卷积层、全连接层或非线性激活层的计算；池化模块用于加载卷积模块的计算结果执行池化层的计算输出；指令分发模块用于对所述预处理模块、卷积模块和池化模块进行工作模式的配置和控制；在指令分发模块的工作模式配置和控制下，根据卷积神经网络结构，将预处理模块、卷积模块和池化模块进行动态的流式结构连接；实现对输入数据的卷积神经网络加速处理。本发明提高CNN加速器的可扩展性，提升系统的整体性能。
-
Patent Agency Ranking
公开(公告)号：CN114330658A
公开(公告)日：2022-04-12
申请号：CN202111630592.1
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
Abstract: 本发明涉及一种动态可重构的卷积神经网络多核加速器，包括指令分发模块和与其连接、受其控制的加载模块、路由模块、计算模块和卸载模块；加载模块从外部加载输入特征数据和卷积核数据；路由模块将加载的数据分配给计算模块进行卷积神经网络加速处理；计算模块将结果通过卸载模块输出；加载模块、路由模块、计算模块和卸载模块中包括多路的加载器、路由器、计算核心和卸载器；在卷积神经网络处理过程中，指令分发模块对多路加载器、路由器、计算核心和卸载器进行分组动态重构，在计算核心中加载特征数据和卷积核数据，执行并行卷积神经网络加速处理。本发明利用动态重构实现多个计算核心间的并行，提高卷积神经网络的大动态适应能力。
-
公开(公告)号：CN114327629A
公开(公告)日：2022-04-12
申请号：CN202111682235.X
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
Abstract: 本发明涉及一种基于FPGA的二维多通道卷积硬件加速器，包括：控制单元、偏置缓存、权重缓存、输入特征缓存、卷积缓存、权重预读寄存器组、PE阵列、非线性单元、第二选通器和第三选通器；特征缓存连接PE阵列；权重缓存通过权重预读寄存器组连接PE阵列；偏置缓存与卷积缓存通过第三选通器连接PE阵列，PE阵列输出端通过第二选通器连接卷积缓存和非线性单元；输入特征缓存、偏置缓存和权重缓存加载数据；权重预读寄存器组对权重缓存进行预读寄存；PE阵列写入输入特征、预读寄存的权重数据，偏置数据或卷积中间结果进行卷积运算，将卷积中间结果写入卷积缓存，将卷积最终结果经非线性单元激活后输出。本发明实现对CNN中任意规模卷积层的高效计算。
-
公开(公告)号：CN115827553A
公开(公告)日：2023-03-21
申请号：CN202211584357.X
申请日：2022-12-10
Applicant: 北京航天自动控制研究所
Inventor： 王晓峰 , 周辉 , 谢宇嘉 , 赵雄波 , 盖一帆 , 蒋彭龙 , 路坤锋 , 李晓敏 , 李超然 , 林平 , 赵冠杰 , 董文杰 , 吴松龄 , 弥寒光 , 黄鹂 , 吴敏 , 林玉野 , 李杨珺 , 王森 , 李杰 , 徐天运 , 靳蕊溪
IPC: G06F15/78 , G06F13/40 , G06N3/0464 , G06N3/063
Abstract: 本发明涉及一种面向CNN加速计算的带宽自适应的数据传输方法，包括：通过主控向指令配置模块从外部存储装置中写入输入特征图的基本信息；地址自动生成模块根据配置信息生成每次传输的地址信息，并将该地址信息传输给AX I驱动模块；AXI驱动模块根据配置信息和地址自动生成模块的信息，发起数据块的读取操作，并将数据写入自动插值模块；AX I数据感知模块感知通道信号的占空比，以及占空比的变化速率，并将该信息反馈给AXI驱动模块；自动插值将预定值插入数据流的预定位置，并将插值后的数据写入F I FO驱动模块；F I FO驱动模块根据F I FO的状态确定数据的读取和写入操作。通过上述方法提高加速核与外部存储装置之间的数据传输效率。
-
公开(公告)号：CN115796253A
公开(公告)日：2023-03-14
申请号：CN202211585982.6
申请日：2022-12-10
Applicant: 北京航天自动控制研究所
Inventor： 王晓峰 , 周辉 , 路坤锋 , 赵雄波 , 盖一帆 , 蒋彭龙 , 李晓敏 , 李超然 , 谢宇嘉 , 赵冠杰 , 林平 , 董文杰 , 吴松龄 , 弥寒光 , 黄鹂 , 吴敏 , 李杨珺 , 王森 , 李杰 , 徐天运 , 靳蕊溪 , 林玉野
IPC: G06N3/063 , G06F5/06 , G06N3/0464
Abstract: 本发明涉及一种带宽自适应的数据传输的卷积神经网络加速计算系统，包括卷积神经网络加速器，用于执行具体的数据计算；以及带宽自适应数据传输装置，设置在所述卷积神经网络加速器和外部存储装置之间，感知卷积神经网络加速器的数据消耗和生成速率、感知外部存储装置带宽的占用情况；根据感知数据确定卷积神经网络加速器和所述外部存储装置之间的数据传输策略；所述带宽自适应数据传输装置包括数据加载模块和数据卸载模块。通过上述结构可动态适应片外存储带宽，可大幅提升数据传输的连续性，从而有效提升卷积神经网络加速器的片外数据传输带宽。
-
公开(公告)号：CN115759235A
公开(公告)日：2023-03-07
申请号：CN202211602462.1
申请日：2022-12-10
Applicant: 北京航天自动控制研究所
Inventor： 王晓峰 , 谢宇嘉 , 周辉 , 赵雄波 , 盖一帆 , 路坤锋 , 蒋彭龙 , 李晓敏 , 李超然 , 董文杰 , 林平 , 吴松龄 , 弥寒光 , 黄鹂 , 吴敏 , 赵冠杰 , 王森 , 李杨珺 , 杨庆军 , 靳蕊溪 , 林玉野 , 李杰
IPC: G06N3/08
Abstract: 本公开属于神经网络处理方法技术领域，具体而言涉及一种基于Winograd的深度学习处理方法，包括：获取待计算单元的大小；获取多个具有不同尺寸的加速核的大小；根据多个加速核的大小得到计算比例；根据待计算单元的大小和计算比例得到待计算单元的划分区域，所述待计算单元的划分区域与加速核的大小相对应；根据划分区域进行计算，然后汇总完成所述待计算单元的加速计算。本公开利用不同卷积核尺寸和输出尺寸的Winograd加速核(Wino‑Core)在灵活性和高效性方面的差异性，在高度可扩展的深度学习处理器架构中组合多个不同尺寸的Wino‑Core，形成多核混合异构的深度学习处理器，并通过核间算力的最优分配，实现Wino‑DPU灵活性和高效性的全面提升。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.027 seconds)
