公开(公告)号：CN115809691A

公开(公告)日：2023-03-17

申请号：CN202211585769.5

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  李晓敏 ,  周辉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李超然 ,  谢宇嘉 ,  吴敏 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  赵冠杰 ,  林玉野 ,  李杨珺 ,  王森 ,  李杰 ,  杨庆军 ,  靳蕊溪

IPC: G06N3/063 ,  G06F17/16 ,  G06N3/0464

Abstract: 本公开属于神经网络加速计算技术领域，具体而言涉及一种基于Winograd的相关算法加速器计算方法，包括：获取基准张量块和实时张量块；通过Winograd变换由基准张量块得到第一张量块，由实时张量块得到第二张量块；通过张量块逐点相乘由第一张量块和第二张量块得到第三张量块；沿通道方向累加所述第三张量块，得到第一矩阵；通过Winograd反变换由第一矩阵得到第二矩阵；逐点相加第二矩阵和偏执矩阵，得到过程矩阵；将所述过程矩阵输入至过程张量缓存中，遍历结束后输出。上述过程提高计算速率和计算连续性。

公开(公告)号：CN115759220A

公开(公告)日：2023-03-07

申请号：CN202211584828.7

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  周辉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  李杨珺 ,  王森 ,  李杰 ,  徐天运 ,  靳蕊溪 ,  林玉野

IPC: G06N3/063 ,  G06N3/08

Abstract: 本公开属于人工智能处理器技术领域，具体而言涉及一种基于Winograd的深度学习处理系统，包括：输入通道，与外部设备通信；输入特征加载器，与所述输入通道相连；路由模块，与所述输入层加载器相连；卷积加速器核心模块，与路由模块相连，所述卷积核加速器核心模块包括至少两个并行设置的卷积核加速器子核心模块；通道累加器，与卷积加速器核心模块相连，用于累加并行的卷积核加速器子核心模块的输出数据；特征卸载器，与通道累加器相连，将所述通道累加器的输出数据传输至处理系统外。通过多尺寸Wino‑DPU混合架构，通过核间算力的最优分配，实现Wino‑DPU灵活性和高效性的全面提升，进而有效提升深度学习算法的计算效率。

公开(公告)号：CN116048782A

公开(公告)日：2023-05-02

申请号：CN202211589824.8

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  路坤锋 ,  周辉 ,  谢宇嘉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  吴松龄 ,  林平 ,  董文杰 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  李杰 ,  李杨珺 ,  王森 ,  杨庆军 ,  靳蕊溪 ,  林玉野 ,  徐天运

IPC: G06F9/50 ,  G06N3/063 ,  G06N3/0464

Abstract: 本公开属于人工智能处理器技术领域，具体而言涉及一种基于Winograd的深度学习处理器核心模组，包括：控制模块，接收外部控制单元传递的指令，并产生控制信号；d‑Buffer模块，缓存来及外部的输入特征，所述d‑Buffer模块与所述控制模块相连，所述控制模块控制d‑Buffer模块每个时钟周期的动作；和PE阵列，包括n个独立的计算单元，每个计算单元与d‑Buffer模块相连，所述计算单元计算每个输出通道的卷积，PE阵列进行n个输出通道的并行计算，所述控制模块控制PE阵列每个时钟周期的动作。本公开通过Winograd快速卷积方法解决基于FPGA的深度学习处理器的性能普遍受限于FPGA片上DSP资源数量的限制的问题，降低DSP数量对深度学习处理器性能的限制。

公开(公告)号：CN115878956A

公开(公告)日：2023-03-31

申请号：CN202211584551.8

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  盖一帆 ,  周辉 ,  赵雄波 ,  路坤锋 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  赵冠杰 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  靳蕊溪 ,  李杨珺 ,  王森 ,  李杰 ,  杨庆军 ,  林玉野

IPC: G06F17/16 ,  G06N3/063

Abstract: 本公开属于专用算法硬件电路技术领域，具体而言涉及一种基于Winograd的相关算法加速器计算系统，包括：张量变换单元，包括基准图变换单元，对基准图张量块进行Winograd变换，得到第一张量块；实时图变换单元，对实时图张量块进行Winograd变换，得到第二张量块；和结果变换单元，对第一矩阵进行Winograd反变换，得到第二矩阵；逐点相乘单元，将所述第一张量块和所述第二张量块进行逐点相乘，得到第三张量块；通道累加单元，将所述第三张量块沿通道方向进行累加，得到第一矩阵；以及偏置累加单元，将所述第二矩阵与偏置矩阵逐点相加，得到过程矩阵。通过上述设置以提高计算速率和计算连续性。

公开(公告)号：CN115809024A

公开(公告)日：2023-03-17

申请号：CN202211586179.4

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  赵雄波 ,  周辉 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  黄鹂 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  吴敏 ,  赵冠杰 ,  徐天运 ,  李杨珺 ,  李杰 ,  杨庆军 ,  靳蕊溪 ,  林玉野 ,  王森

IPC: G06F3/06 ,  G06F9/30

Abstract: 本公开属于神经网络存储技术领域，涉及一种基于Winograd的相关算法加速器存储方法，包括S1获取相关结果矩阵块和实时图矩阵块的大小，获取相关结果矩阵和实时图张量的大小和加速单元的通道并行度；S2由片外存储向基准张量第一区域存储基准图张量块；S3由片外存储向实时张量缓存实时图张量块；S4由基准图张量缓存中的第一区域读取数据，将读取的最后两行数据写入基准图张量缓存中的第二区域的前两行；S5由基准张量缓存中读张量块并预写入基准张量寄存器组；S6由实时图张量缓存向实时图张量图寄存器写入张量块；S7将基准寄存器组的前列数据搬移到后列，同时将基准张量缓存中读取数据到寄存器组前列；S8在不同的寄存器组之间处理和计算后写入张量寄存器组。

公开(公告)号：CN115731094A

公开(公告)日：2023-03-03

申请号：CN202211585037.6

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  蒋彭龙 ,  周辉 ,  谢宇嘉 ,  赵雄波 ,  盖一帆 ,  路坤锋 ,  李晓敏 ,  李超然 ,  弥寒光 ,  林平 ,  董文杰 ,  吴松龄 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  杨庆军 ,  李杨珺 ,  王森 ,  李杰 ,  林玉野 ,  靳蕊溪

IPC: G06T1/60

Abstract: 本公开属于算法硬件电路设计技术领域，具体而言涉及一种基于Winograd的相关算法加速器存储系统，包括：片外存储；片上张量缓存，与片外存储相连，所述片上张量缓存包括基准张量缓存、实时张量缓存以及过程张量缓存，其中基准张量缓存基于所述加速器的数据重用缓存计算所需的基准图张量块，实时张量缓存基于所述加速器的数据重用缓存计算所需的实时图张量块，过程张量缓存基于所述加速器的数据重用缓存当前计算产生的中间结果数据；和多个寄存器，与片上张量缓存相连，接收和/或输送基准图和/或实时图的处理数据。本公开满足计算单元高吞吐量的数据需求，还能利用尽可能少的片上资源，实现高数据复用率，降低加速器对片外存储带宽的需求。

公开(公告)号：CN115827553A

公开(公告)日：2023-03-21

申请号：CN202211584357.X

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  周辉 ,  谢宇嘉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李晓敏 ,  李超然 ,  林平 ,  赵冠杰 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  林玉野 ,  李杨珺 ,  王森 ,  李杰 ,  徐天运 ,  靳蕊溪

IPC: G06F15/78 ,  G06F13/40 ,  G06N3/0464 ,  G06N3/063

Abstract: 本发明涉及一种面向CNN加速计算的带宽自适应的数据传输方法，包括：通过主控向指令配置模块从外部存储装置中写入输入特征图的基本信息；地址自动生成模块根据配置信息生成每次传输的地址信息，并将该地址信息传输给AX I驱动模块；AXI驱动模块根据配置信息和地址自动生成模块的信息，发起数据块的读取操作，并将数据写入自动插值模块；AX I数据感知模块感知通道信号的占空比，以及占空比的变化速率，并将该信息反馈给AXI驱动模块；自动插值将预定值插入数据流的预定位置，并将插值后的数据写入F I FO驱动模块；F I FO驱动模块根据F I FO的状态确定数据的读取和写入操作。通过上述方法提高加速核与外部存储装置之间的数据传输效率。

公开(公告)号：CN115796253A

公开(公告)日：2023-03-14

申请号：CN202211585982.6

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  周辉 ,  路坤锋 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  赵冠杰 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  李杨珺 ,  王森 ,  李杰 ,  徐天运 ,  靳蕊溪 ,  林玉野

IPC: G06N3/063 ,  G06F5/06 ,  G06N3/0464

Abstract: 本发明涉及一种带宽自适应的数据传输的卷积神经网络加速计算系统，包括卷积神经网络加速器，用于执行具体的数据计算；以及带宽自适应数据传输装置，设置在所述卷积神经网络加速器和外部存储装置之间，感知卷积神经网络加速器的数据消耗和生成速率、感知外部存储装置带宽的占用情况；根据感知数据确定卷积神经网络加速器和所述外部存储装置之间的数据传输策略；所述带宽自适应数据传输装置包括数据加载模块和数据卸载模块。通过上述结构可动态适应片外存储带宽，可大幅提升数据传输的连续性，从而有效提升卷积神经网络加速器的片外数据传输带宽。

公开(公告)号：CN115759235A

公开(公告)日：2023-03-07

申请号：CN202211602462.1

申请日：2022-12-10

Applicant: 北京航天自动控制研究所

Inventor： 王晓峰 ,  谢宇嘉 ,  周辉 ,  赵雄波 ,  盖一帆 ,  路坤锋 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  董文杰 ,  林平 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  王森 ,  李杨珺 ,  杨庆军 ,  靳蕊溪 ,  林玉野 ,  李杰

IPC: G06N3/08

Abstract: 本公开属于神经网络处理方法技术领域，具体而言涉及一种基于Winograd的深度学习处理方法，包括：获取待计算单元的大小；获取多个具有不同尺寸的加速核的大小；根据多个加速核的大小得到计算比例；根据待计算单元的大小和计算比例得到待计算单元的划分区域，所述待计算单元的划分区域与加速核的大小相对应；根据划分区域进行计算，然后汇总完成所述待计算单元的加速计算。本公开利用不同卷积核尺寸和输出尺寸的Winograd加速核(Wino‑Core)在灵活性和高效性方面的差异性，在高度可扩展的深度学习处理器架构中组合多个不同尺寸的Wino‑Core，形成多核混合异构的深度学习处理器，并通过核间算力的最优分配，实现Wino‑DPU灵活性和高效性的全面提升。