-
公开(公告)号：CN114330658A
公开(公告)日：2022-04-12
申请号：CN202111630592.1
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
Abstract: 本发明涉及一种动态可重构的卷积神经网络多核加速器，包括指令分发模块和与其连接、受其控制的加载模块、路由模块、计算模块和卸载模块；加载模块从外部加载输入特征数据和卷积核数据；路由模块将加载的数据分配给计算模块进行卷积神经网络加速处理；计算模块将结果通过卸载模块输出；加载模块、路由模块、计算模块和卸载模块中包括多路的加载器、路由器、计算核心和卸载器；在卷积神经网络处理过程中，指令分发模块对多路加载器、路由器、计算核心和卸载器进行分组动态重构，在计算核心中加载特征数据和卷积核数据，执行并行卷积神经网络加速处理。本发明利用动态重构实现多个计算核心间的并行，提高卷积神经网络的大动态适应能力。
-
公开(公告)号：CN114327629A
公开(公告)日：2022-04-12
申请号：CN202111682235.X
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
Abstract: 本发明涉及一种基于FPGA的二维多通道卷积硬件加速器，包括：控制单元、偏置缓存、权重缓存、输入特征缓存、卷积缓存、权重预读寄存器组、PE阵列、非线性单元、第二选通器和第三选通器；特征缓存连接PE阵列；权重缓存通过权重预读寄存器组连接PE阵列；偏置缓存与卷积缓存通过第三选通器连接PE阵列，PE阵列输出端通过第二选通器连接卷积缓存和非线性单元；输入特征缓存、偏置缓存和权重缓存加载数据；权重预读寄存器组对权重缓存进行预读寄存；PE阵列写入输入特征、预读寄存的权重数据，偏置数据或卷积中间结果进行卷积运算，将卷积中间结果写入卷积缓存，将卷积最终结果经非线性单元激活后输出。本发明实现对CNN中任意规模卷积层的高效计算。
-
公开(公告)号：CN114330658B
公开(公告)日：2025-03-14
申请号：CN202111630592.1
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
IPC: G06N3/0464 , G06N3/063 , G06N3/08
Abstract: 本发明涉及一种动态可重构的卷积神经网络多核加速器，包括指令分发模块和与其连接、受其控制的加载模块、路由模块、计算模块和卸载模块；加载模块从外部加载输入特征数据和卷积核数据；路由模块将加载的数据分配给计算模块进行卷积神经网络加速处理；计算模块将结果通过卸载模块输出；加载模块、路由模块、计算模块和卸载模块中包括多路的加载器、路由器、计算核心和卸载器；在卷积神经网络处理过程中，指令分发模块对多路加载器、路由器、计算核心和卸载器进行分组动态重构，在计算核心中加载特征数据和卷积核数据，执行并行卷积神经网络加速处理。本发明利用动态重构实现多个计算核心间的并行，提高卷积神经网络的大动态适应能力。
-
公开(公告)号：CN114327629B
公开(公告)日：2025-03-14
申请号：CN202111682235.X
申请日：2021-12-28
Applicant: 北京航天自动控制研究所
IPC: G06F9/30 , G06F7/501 , G06F7/523 , G06N3/0464 , G06N3/063
Abstract: 本发明涉及一种基于FPGA的二维多通道卷积硬件加速器，包括：控制单元、偏置缓存、权重缓存、输入特征缓存、卷积缓存、权重预读寄存器组、PE阵列、非线性单元、第二选通器和第三选通器；特征缓存连接PE阵列；权重缓存通过权重预读寄存器组连接PE阵列；偏置缓存与卷积缓存通过第三选通器连接PE阵列，PE阵列输出端通过第二选通器连接卷积缓存和非线性单元；输入特征缓存、偏置缓存和权重缓存加载数据；权重预读寄存器组对权重缓存进行预读寄存；PE阵列写入输入特征、预读寄存的权重数据，偏置数据或卷积中间结果进行卷积运算，将卷积中间结果写入卷积缓存，将卷积最终结果经非线性单元激活后输出。本发明实现对CNN中任意规模卷积层的高效计算。
-
-
-
Search Results
4
records
(took 0.03 seconds)
