-
公开(公告)号：CN119786431A
公开(公告)日：2025-04-08
申请号：CN202411940490.3
申请日：2024-12-26
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L21/762 , H01L21/308
Abstract: 本发明提供一种浅槽隔离形成方法、半导体器件及芯片，涉及半导体技术领域。浅槽隔离形成方法包括：提供一衬底，并在衬底的上表面依次形成缓冲层和具有刻蚀窗口的停止层；通过刻蚀窗口对缓冲层进行第一刻蚀处理，以在缓冲层形成缓冲沟槽；其中，缓冲沟槽的槽壁为内凹的弧状构型；对缓冲沟槽的槽底进行第二刻蚀处理，以在缓冲沟槽底部的衬底形成初始隔离沟槽；初始隔离沟槽与缓冲沟槽相接的槽口为圆滑的倒角构型；对初始隔离沟槽的槽底进行第三刻蚀处理，以加深初始隔离沟槽的深度，形成隔离沟槽；填充隔离沟槽，形成浅槽隔离。通过本发明，能在浅槽隔离的开口形成圆滑的倒角，提升半导体结构的性能稳定性，提高半导体的可靠性。
-
公开(公告)号：CN119781733A
公开(公告)日：2025-04-08
申请号：CN202411772568.5
申请日：2024-12-04
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: G06F7/58
Abstract: 本发明提供一种基于电阻式随机存取存储器的真随机数发生器，属于信息安全技术领域。所述真随机数发生器包括：电阻式随机存取存储器、MOS晶体管、比较器以及寄存器；MOS晶体管的栅极通过电阻式随机存取存储器连接电压源信号，MOS晶体管的源极接地，MOS晶体管的漏极与比较器的正输入端连接，比较器的输出端连接寄存器的输入端。比较器的负输入端连接参考电平，该参考电平为MOS晶体管的漏极输出的电压信号的平均值。本发明的真随机数发生器，结合电阻式随机存取存储器自身的电信号随机特性以及MOS管的1/f噪声作为熵源信号，随机数生成速率高，面积小、能耗低，且与CMOS集成电路工艺兼容，易于在集成电路芯片中集成。
-
公开(公告)号：CN119545855A
公开(公告)日：2025-02-28
申请号：CN202411404024.3
申请日：2024-10-09
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请公开了一种非对称型混合多栅半导体器件及其制作方法、芯片，属于半导体技术领域。所述非对称型混合多栅半导体器件包括：衬底，包括第一高压阱区，第一高压阱区中设有沿目标方向依次连接的漏极区、第一漂移区和第二漂移区，第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度；第二漂移区中的阱区中设有沿目标方向相间隔的第一源极区和第二源极区，第一源极区靠近第一漂移区一侧的阱区构成第一沟道区，第二源极区底部的阱区构成第二沟道区；第一栅极结构，覆盖第一沟道区；第二栅极结构，位于第一高压阱区内，且覆盖第二沟道区。本申请能够在提高器件的过电流能力的同时，维持了较小的器件面积，保证了器件集成度。
-
公开(公告)号：CN117316931B
公开(公告)日：2024-02-06
申请号：CN202311610520.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。
-
公开(公告)号：CN117316930A
公开(公告)日：2023-12-29
申请号：CN202311609661.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于下极板上的第一绝缘介质；设于第一绝缘介质上的绝缘介质夹层，其中绝缘介质夹层包括第二、第三绝缘介质，第二绝缘介质的上表面具有凸起结构；设于绝缘介质夹层内且位于凸起结构上的金属层，其中金属层的边缘为平滑曲面结构，平滑曲面结构的配合面为切面，以及金属层与其边缘的平滑曲面结构一体成型；以及设于绝缘介质夹层上的上极板，其中上极板与金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处发生击穿导致器件失效的问题。
-
Patent Agency Ranking
公开(公告)号：CN117293192A
公开(公告)日：2023-12-26
申请号：CN202311589002.4
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。
-
公开(公告)号：CN115020478B
公开(公告)日：2022-10-04
申请号：CN202210944506.2
申请日：2022-08-08
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/16 , H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底由具有第一导电类型的碳化硅材料制成；第一外延层，由具有第一导电类型的碳化硅材料制成，为顶部具有条形梳齿的梳状结构；第二外延层，由具有第一导电类型的硅材料制成，形成于第一外延层上并填充梳齿之间的空隙；具有第二导电类型的漂移区，形成于第二外延层内；具有第一导电类型的体区，形成于第二外延层内漂移区两侧；源极形成于体区内，漏极形成于漂移区内，场板形成于漂移区表面，栅极形成于漂移区和体区表面并覆盖部分场板。通过本发明提供的晶体管能够提高击穿电压，降低器件的温度，提高器件的性能和可靠性，降低制造成本。
-
公开(公告)号：CN114361243B
公开(公告)日：2022-06-28
申请号：CN202210275705.9
申请日：2022-03-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/423 , H01L29/78 , H01L21/285 , H01L21/336
Abstract: 本发明实施例提供一种全隔离横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片技术领域。该全隔离横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区以及位于所述半导体衬底上的N型阱区、P型阱区和N型漂移区，所述全隔离横向双扩散金属氧化物半导体场效应管还包括栅氧化介质层，其中，所述栅氧化介质层位于所述栅极区和所述N型漂移区之间，其中，所述漏极区包括漏极重掺杂区和漏极轻掺杂区，所述源极区包括源极重掺杂区和源极轻掺杂区。该LDMOSFET结构有可调长度的漏极轻掺杂区和源极轻掺杂区，并基于漏极轻掺杂区、源极轻掺杂区和栅氧化介质层实现漏极区和栅极区的全隔离，有效提高LDMOSFET开态击穿电压。
-
公开(公告)号：CN114464673B
公开(公告)日：2022-06-21
申请号：CN202210375514.X
申请日：2022-04-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种双栅LDMOSFET器件、制造方法及芯片。该方法包括：在表面为N型硅层的半导体衬底上方依次外延N型外延层和P型外延层；通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极；沉积二氧化硅材料，通过光刻及刻蚀处理，在沟槽与所述N型外延层和N型硅层对应的内壁上形成场氧层；栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层；在沟槽中沉积多晶硅，形成多晶硅层；光刻及离子注入，在P型外延层中形成源极。该方法减少了离子注入和高温推结的步骤。
-
公开(公告)号：CN114429987B
公开(公告)日：2022-06-03
申请号：CN202210339389.7
申请日：2022-04-01
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：SOI衬底，SOI衬底由下至上依次包括硅衬底、氧化层和上层硅；上层硅为具有两个坡面的凸台状梯形体结构；上层硅被划分为体区和漂移区，体区具有第一导电类型，漂移区具有第二导电类型；源极，形成于体区的上表面及体区的两个坡面的外沿；漏极，形成于漂移区的上表面及漂移区的两个坡面的外沿；二氧化硅层，形成于体区的上表面、漂移区的上表面以及漂移区的两个坡面上；栅极，形成于体区的两个坡面上；多晶硅场板，形成于漂移区的两个坡面上的二氧化硅层的表面。通过本发明提供的方法，能够提高栅极对沟道的控制能力，提高击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.052 seconds)
