公开(公告)号：CN102832133A

公开(公告)日：2012-12-19

申请号：CN201210313475.7

申请日：2012-08-29

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0277 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0649

Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。

公开(公告)号：CN101847576B

公开(公告)日：2012-01-25

申请号：CN201010153583.3

申请日：2010-04-23

Applicant: 北京大学

Inventor： 黄如 ,  浦双双 ,  许晓燕 ,  安霞 ,  郝志华 ,  范春晖 ,  王润声 ,  艾玉杰

IPC: H01L21/027 ,  H01L21/306 ,  H01L21/316 ,  G03F7/00

Abstract: 本发明提供了一种制备超窄槽的方法，属于超大规模集成电路制造技术领域。该方法具体包括：首先在衬底上制备化学机械抛光停止层；然后淀积一氮化硅层，在氮化硅层上淀积一多晶硅层；随后将多晶硅加工成窄槽；再将多晶硅上定义出的窄槽转移到衬底材料上，从而实现在衬底材料上制备超窄槽。本发明制备出的多晶硅超窄槽的截面形状接近理想矩形，从而在衬底材料上制备出的超窄槽的形状也接近矩形，且此方法制备超窄槽的宽度可以精确控制到10纳米。此外，采用此工艺制备出的超窄槽左右两侧材料分布情况一致，因此可以制备出左右两侧深度相同的衬底材料的超窄槽。

公开(公告)号：CN101859602A

公开(公告)日：2010-10-13

申请号：CN201010199022.7

申请日：2010-06-04

Applicant: 北京大学

Inventor： 唐粕人 ,  黄如 ,  蔡一茂 ,  许晓燕

IPC: G11C16/10 ,  G11C16/26

CPC classification number: G11C16/0433 ,  H01L27/11526

Abstract: 本发明公开了一种嵌入式非挥发存储器单元及其工作方法、存储阵列，属于存储器技术领域。本方法为：将选择晶体管的栅极作为存储器的浮栅，其源、漏电极作为存储器的源、漏电极，然后通过电极电压的变化改变器件的阈值，实现信息的存储和变化；本非挥发存储单元为在P阱层上制作存储单元，N阱层环绕P阱层，深N阱层位于N阱层和P阱层的下方，并与N阱层相连；本存储阵列包括若干存储单元，每一存储单元内，选择管的栅极与存储阵列的字线连接，其源/漏端与非挥发存储单元的源/漏端连接，另一源/漏端与存储阵列的公共源端连接，非挥发存储单元的另一源/漏端与存储阵列的位线连接。本发明具有面积设计小，工作电压低，工作速度高，可靠性强。

公开(公告)号：CN119866055A

公开(公告)日：2025-04-22

申请号：CN202411996099.5

申请日：2024-12-31

Applicant: 北京大学

Inventor： 吴恒 ,  蒋婧儒 ,  彭莞越 ,  王润声 ,  许晓燕 ,  黎明 ,  黄如

IPC: H10D84/03 ,  H10D84/85

Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上一次刻蚀形成鳍状结构，其中，鳍状结构包括沿第一方向堆叠的第一部分和第二部分，第一部分相比于第二部分远离半导体衬底；基于第一部分，形成第一晶体管，其中，第一晶体管包括：第一栅极结构，第一栅极结构是通过第一栅极制备工艺形成的；倒片并去除半导体衬底；基于第二部分，形成与第一晶体管沿第一方向堆叠的第二晶体管，其中，第二晶体管包括：第二栅极结构，第二栅极结构是通过第二栅极制备工艺形成的；第二栅极制备工艺和第一栅极制备工艺至少制备步骤不同；第一栅极结构的耐热度大于第二栅极结构的耐热度。

公开(公告)号：CN116504720A

公开(公告)日：2023-07-28

申请号：CN202310535127.2

申请日：2023-05-12

Applicant: 北京大学

Inventor： 黎明 ,  施明旻 ,  许晓燕 ,  安霞 ,  黄如

IPC: H01L21/8238 ,  B82Y40/00

Abstract: 本发明公开了一种全包围栅极纳米片CMOS器件集成方法，属于超大规模集成电路制造技术领域。本发明在伪栅和外侧墙形成后，形成第二次外侧墙，通过在内侧墙凹陷内填充与二次外侧墙相同的介质材料，利用循环刻蚀工艺，将第二次外侧墙及其下部的Si/内侧墙沿相同的界面刻蚀去除，形成最终的内侧墙。与现有的通过单层外侧墙来形成内侧墙的方法相比，本发明提出的二次外侧墙方法，其内侧墙与栅长的结构参数完全由伪栅长度、第一次外侧墙厚度厚度以及SiGe腐蚀量决定。并且在N/P型区域形成的结构保持一致，有效避免了在N/P型器件之间存在工艺差异和片间涨落。

公开(公告)号：CN103151269B

公开(公告)日：2015-08-12

申请号：CN201310103543.1

申请日：2013-03-28

Applicant: 北京大学

Inventor： 黎明 ,  樊捷闻 ,  李佳 ,  许晓燕 ,  黄如

IPC: H01L21/336 ,  H01L21/762 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/7851

Abstract: 本发明公布了一种制备源漏准SOI多栅结构器件的方法，包括：形成Fin条形状的有源区；形成STI氧化隔离层；形成多晶硅假栅结构；形成源漏延伸区结构；形成源漏准SOI结构；形成高k金属栅结构。本发明所述方案可以通过与传统体硅CMOS兼容的工艺方法实现，能够很容易地整合到工艺流程中，并且在较短沟道长度条件下，仍然能够保持较小的泄漏电流，从而降低器件的功耗。

公开(公告)号：CN102636477B

公开(公告)日：2013-11-06

申请号：CN201210114792.6

申请日：2012-04-18

Applicant: 北京大学

Inventor： 黄如 ,  林增明 ,  王润声 ,  邹积彬 ,  李佳 ,  许晓燕

IPC: G01N21/65

Abstract: 本发明公开了一种由于维度突变引起的一维到三维边界热阻的测试方法，本发明利用由悬空的纳米线连接的长方体A和长方体B组成的测试结构，实现对材料一维到三维由于维度突变而引起的边界热阻进行测试，对纳米尺度器件散热结构的设计和关键路径的研究给出了直接的指导作用，并且为今后热阻网络和器件热效应的模拟提供了参数依据。

公开(公告)号：CN103151269A

公开(公告)日：2013-06-12

申请号：CN201310103543.1

申请日：2013-03-28

Applicant: 北京大学

Inventor： 黎明 ,  樊捷闻 ,  李佳 ,  许晓燕 ,  黄如

IPC: H01L21/336 ,  H01L21/762 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/7851

Abstract: 本发明公布了一种制备源漏准SOI多栅结构器件的方法，包括：形成Fin条形状的有源区；形成STI氧化隔离层；形成多晶硅假栅结构；形成源漏延伸区结构；形成源漏准SOI结构；形成高k金属栅结构。本发明所述方案可以通过与传统体硅CMOS兼容的工艺方法实现，能够很容易地整合到工艺流程中，并且在较短沟道长度条件下，仍然能够保持较小的泄漏电流，从而降低器件的功耗。

公开(公告)号：CN102074577B

公开(公告)日：2013-03-06

申请号：CN201010506129.1

申请日：2010-10-09

Applicant: 北京大学

Inventor： 艾玉杰 ,  郝志华 ,  黄如 ,  浦双双 ,  樊捷闻 ,  孙帅 ,  王润声 ,  许晓燕

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  H01L21/2815 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775

Abstract: 本发明公开了一种垂直沟道场效应晶体管及其制备方法。该场效应晶体管的沟道区为一垂直于衬底上的圆环形Si台；源端为多晶硅，位于圆环形Si台的上端；漏端位于圆环形Si台下端的外侧；栅位于圆环形Si台的外侧面；在圆环形Si台的内部填充有介质材料。与常规的垂直结构Si台场效应晶体管相比，本发明的圆环结构场效应晶体管可有效抑制短沟效应，达到改善器件性能的目的。

公开(公告)号：CN102768956A

公开(公告)日：2012-11-07

申请号：CN201210228042.1

申请日：2012-07-02

Applicant: 北京大学

Inventor： 黄如 ,  李佳 ,  黎明 ,  张耀凯 ,  许晓燕

IPC: H01L21/311

Abstract: 本发明提供一种制备边缘粗糙度较小的细线条的方法，其步骤包括：在衬底上淀积阻挡层和牺牲层；在牺牲层上涂光刻胶，并定义线条的光刻图形；采用干法刻蚀方法将光刻图形转移至牺牲层；淀积侧墙材料层，并采用干法刻蚀方法形成侧墙；湿法腐蚀侧墙内的牺牲层，形成侧墙掩膜层；利用侧墙掩膜层，通过干法刻蚀将线条图形转移至衬底上，得到细线条。本发明结合了侧墙技术及湿法腐蚀技术，避免了使用电子束光刻、高温氧化等工艺，可获得具有小的边缘粗糙度的细线条。