公开(公告)号：CN119447116A

公开(公告)日：2025-02-14

申请号：CN202310943662.1

申请日：2023-07-28

Applicant: 中国科学院微电子研究所

Inventor： 段亚驰 ,  李晓静 ,  李博 ,  王磊 ,  陆芃 ,  朱慧平 ,  高林春 ,  张学文 ,  周虹珊 ,  赵发展

IPC: H01L23/60 ,  H02H9/02 ,  H10N70/20

Abstract: 本申请提供了一种静电放电防护器件及静电放电防护电路，该静电放电防护器件，包括：第一电极；位于所述第一电极一侧表面的功能层，所述功能层在电压的作用下，能在高阻态和低阻态之间转换；第二电极，位于所述功能层背离所述第一电极的一侧表面。该静电放电防护器件通常与主电路并联连接，由于静电放电防护器件中的相变或阻变结构，在主电路正常工作时，电阻较高，不会影响主电路的正常功能。在主电路受到ESD脉冲时，该半导体器件中相变或阻变结构的电阻会迅速下降，从而将主电路中的ESD脉冲泄放掉，从而降低了对主电路中的器件的损伤。

公开(公告)号：CN118983283A

公开(公告)日：2024-11-19

申请号：CN202411068069.8

申请日：2024-08-05

Applicant: 中国科学院微电子研究所

Inventor： 李博 ,  雷峰骅 ,  卢维尔 ,  刘凡宇 ,  高见头 ,  李江江 ,  李多力 ,  王家佳 ,  要笑刚 ,  周虹珊 ,  朱慧平 ,  王成成 ,  陈思远

IPC: H01L23/367 ,  H01L21/48

Abstract: 本申请公开一种半导体器件及其制造方法，涉及半导体技术领域，以解决现有半导体器件的散热能力差的问题。半导体器件包括：半导体结构，半导体结构包括第一基底、以及设置在第一基底上的芯片；第一键合层，设置在第一基底背离芯片的一侧；第一键合层包括沿平行于第一基底表面方向交替分布的第一导热材料部和第一粘合材料部；第二基底，第二基底的热导率大于第一基底；第二基底具有键合面；以及第二键合层，设置在第二基底具有的键合面，第二基底和半导体结构分别通过第二键合层和第一键合层键合在一起。半导体器件的制造方法用于制造上述技术方案所提的半导体器件。本申请提供的半导体器件及其制造方法用于提高半导体器件经由第二基底的散热能力。

公开(公告)号：CN118946146A

公开(公告)日：2024-11-12

申请号：CN202411025786.2

申请日：2024-07-29

Applicant: 中国科学院微电子研究所

Inventor： 李多力 ,  陈梦婷 ,  李博 ,  刘凡宇 ,  吴宇辰

IPC: H10B12/00

Abstract: 本发明提供一种基于DSOI的1T‑DRAM单元结构及其制备方法，涉及半导体器件制造技术领域，以解决现有技术中1T‑DRAM存储密度低及功耗高的问题。单元结构包括：硅衬底；设置在硅衬底一侧表面的第一埋氧层；设置在第一埋氧层远离硅衬底一侧表面的隔离层以及第一配置层；设置在第一配置层远离第一埋氧层一侧表面的第二埋氧层；设置在第二埋氧层远离第一配置层一侧表面的包括晶体管层级结构的功能层；以及设置在第一配置层中的背栅；隔离层至少对第一配置层、第二埋氧层、功能层以及背栅进行器件隔离，隔离层的截面形状呈内凹状；基于此，相对现有的1T‑DRAM技术，本发明提供的方案在提升存储器存储密度的同时也降低了存储器的功耗。

公开(公告)号：CN118919532A

公开(公告)日：2024-11-08

申请号：CN202310512209.5

申请日：2023-05-08

Applicant: 中国科学院微电子研究所

Inventor： 李晓静 ,  李多力 ,  李江江 ,  王家佳 ,  段亚驰 ,  王磊 ,  李博 ,  叶甜春

IPC: H01L27/02

Abstract: 本申请提供了一种静电放电防护结构及静电放电防护电路，位于衬底一侧的中间半导体层；中间半导体层包括第一阱区和分别位于第一阱区两端的第一N型重掺杂区和第一P型重掺杂区，第一N型重掺杂区用于连接电源负极，第一P型重掺杂区用于连接电源正极；位于中间半导体层远离衬底一侧的第一埋氧层；位于第一埋氧层远离衬底一侧的顶层半导体层；顶层半导体层包括第二阱区和分别位于第二阱区两端的第二重掺杂区；第二重掺杂区分别用于连接电源负极和电源正极；位于顶层半导体层的第二阱区远离衬底一侧的半导体材料层。通过金属‑氧化物半导体场效应晶体管和二极管的并联，在相同芯片面积的情况下，可增加电流泄放能力，提升该器件结构静电放电鲁棒性。

公开(公告)号：CN118824891A

公开(公告)日：2024-10-22

申请号：CN202310409107.0

申请日：2023-04-17

Applicant: 中国科学院微电子研究所

Inventor： 张琛睿 ,  刘海南 ,  沈立志 ,  刘利娜 ,  王春林 ,  高见头 ,  王磊 ,  李博

IPC: H01L21/67 ,  G21K5/04

Abstract: 本申请提供了一种半导体器件的固定装置和抗单粒子测试系统，该半导体器件的固定装置包括：第一基板；可拆卸的固定在所述第一基板上的第二基板，所述第二基板与所述第一基板之间设置有加热模块；可拆卸的固定在所述第二基板上的第三基板，所述第三基板和所述第二基板之间用于放置半导体器件；所述半导体器件通过所述第二基板与所述加热模块热接触。通过第一基板与第二基板将加热模块固定，通过第二基板与第三基板固定半导体器件，此时加热模块和半导体器件通过第二基板实现热接触，通过加热模块对半导体器件进行加热，从而实现在不同温度下对半导体器件进行的单粒子实验。

公开(公告)号：CN118432549A

公开(公告)日：2024-08-02

申请号：CN202410487313.8

申请日：2024-04-22

Applicant: 中国科学院微电子研究所

Inventor： 李博 ,  罗骞 ,  刘畅 ,  苏泽鑫 ,  赵海涛 ,  韩郑生

IPC: H03F1/26

Abstract: 本发明公开一种低噪声放大器设计方法及低噪声放大器，涉及集成电路技术领域，以解决现有技术中在低噪声放大器的晶体管输入端额外配置电感导致放大电路信噪比差的问题。方法包括：获取低噪声放大器中与晶体管的栅极端，漏极端以及源极端连接的电气设备的第一参数；基于第一参数，采用第一预设噪声分析模型，确定低噪声放大器的噪声性能参数；基于第一参数以及噪声性能参数，采用第二预设噪声分析模型，确定低噪声放大电路的最优噪声性能参数；基于最优噪声性能参数，确定低噪声放大电路的晶体管的尺寸；从而解决现有技术中在低噪声放大器的晶体管栅极端额外配置电感导致放大电路信噪比差的问题。

公开(公告)号：CN118432548A

公开(公告)日：2024-08-02

申请号：CN202410487200.8

申请日：2024-04-22

Applicant: 中国科学院微电子研究所

Inventor： 刘畅 ,  罗骞 ,  李博 ,  苏泽鑫 ,  赵海涛 ,  韩郑生

IPC: H03F1/26 ,  H03F3/68

Abstract: 本发明公开一种用于噪声抵消的放大器，涉及集成电路技术领域，以解决现有技术中对集成电路进行降噪效果差的问题。包括：与输入级连接的放大级以及与放大级连接的输出级；其中，输入级分别与第一放大器的输入端以及第二放大器的输入端连接；第一噪声放大器的输入端与第一放大器的第一输出端连接，第一噪声放大器的输出端与第二放大器的第二输出端连接；第一放大器的第一输出端与第二放大器的第二输出端的电压极性不同；第二噪声放大器的输入端与第二放大器的第一输出端连接，第二噪声放大器的输出端与第一放大器的第二输出端连接；输出级分别与第一放大器的第二输出端以及第二放大器的第二输出端连接；从而解决了现有技术降噪效果差的问题。

公开(公告)号：CN118352375A

公开(公告)日：2024-07-16

申请号：CN202310039027.0

申请日：2023-01-13

Applicant: 中国科学院微电子研究所

Inventor： 刘凡宇 ,  李博 ,  张铁馨 ,  韩郑生 ,  李彬鸿 ,  叶甜春

IPC: H01L29/06 ,  H01L29/08 ,  H01L27/092 ,  H01L21/8238

Abstract: 本发明公开了一种MOS结构、制备方法以及电子元件，该MOS结构包括衬底、埋氧层、半导体层、栅氧层；其中，所述埋氧层形成于所述衬底上；所述半导体层形成于所述埋氧层上；所述栅氧层形成于所述半导体层上；所述半导体层包括第一源区、第二源区、体区、第一漏区、第二漏区；所述第一源区、第二源区掺杂类型不同且均与所述体区的一侧连接，所述第一源区与所述第二源区连接；所述第一漏区、第二漏区掺杂类型不同且均与所述体区的另一侧连接，所述第一漏区与所述第二漏区连接。通过本发明提供了一种可以同时导通电子、空穴电流并有不错关态特性，实现对两种载流子的表征的MOS结构。

公开(公告)号：CN118228647A

公开(公告)日：2024-06-21

申请号：CN202410346454.8

申请日：2024-03-25

Applicant: 中国科学院微电子研究所

Inventor： 刘海南 ,  李金科 ,  刘婷婷 ,  闫珍珍 ,  马全刚 ,  朱蓓丽 ,  王磊 ,  李博

IPC: G06F30/33 ,  G06F30/337

Abstract: 本发明公开一种CAN总线控制器芯片的验证系统、方法及介质，应用于芯片验证领域，CAN总线控制器芯片的验证系统，包括：模拟处理模块，用于根据激励信号以及CAN总线的输出规则，获得模拟数据，模拟数据用于作为CAN总线控制器芯片处理激励信号的模拟输出，激励信号基于CAN总线控制器芯片的节点类型确定，节点类型包括发送节点和接收节点；接口配置模块，用于获取激励信号，并将激励信号发送至芯片处理模块；芯片处理模块，用于配置CAN总线控制器芯片，通过CAN总线控制器芯片对激励信号进行处理，获得CAN总线控制器芯片的真实输出；对比模块，用于根据模拟输出和真实输出，确定CAN总线控制器芯片的验证结果。

公开(公告)号：CN118228646A

公开(公告)日：2024-06-21

申请号：CN202410345302.6

申请日：2024-03-25

Applicant: 中国科学院微电子研究所

Inventor： 刘海南 ,  邹守彬 ,  赵文欣 ,  马全刚 ,  闫珍珍 ,  朱蓓丽 ,  刘婷婷 ,  王磊 ,  李博

IPC: G06F30/33 ,  G06F30/337

Abstract: 本发明公开一种PIN结构光电探测器响应度优化方法、装置及设备，涉及半导体器件技术领域，用于解决现有技术中只考虑I层区域的影响，导致响应度准确性较低的问题。包括：获取PIN结构光电探测器中P区域、I区域以及N区域的厚度以及掺杂浓度；将三个区域的厚度以及掺杂浓度作为变量，对PIN结构光电探测器进行几何结构模型构建，得到目标几何结构模型；采用目标几何结构模型进行仿真，得到仿真结果；基于仿真结果计算响应度，并确定响应度最大值。本发明考虑了P区域、I区域以及N区域的厚度和掺杂浓度等参数对响应度的影响，构建了自动化表征响应度的计算方法，通过关键参量的优化算法，提高了响应度计算的准确性。