-
公开(公告)号：CN116344613A
公开(公告)日：2023-06-27
申请号：CN202111599705.6
申请日：2021-12-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种具有隔离结构的半导体器件及其制造方法，所述器件包括：衬底；第一导电类型的埋层，设于衬底中；漂移区，设于埋层上；漏极区，设于漂移区内；体区，设于埋层上；源极区，设于体区内；埋层上并且在漂移区背离体区的方向上依次排列的第一至第四掺杂区；其中，在半导体器件工作时，第三掺杂区和第四掺杂区连接的电位的电压高于第一掺杂区和第二掺杂区连接的电位的电压。本发明在器件的体二极管续流时，由第二掺杂区‑第三掺杂区‑第四掺杂区组成的三极管工作在放大区，可以将涌入第一导电类型埋层的电流吸收，避免其流入衬底，从而显著地屏蔽了由于体二极管续流导致的衬底漏电。
-
公开(公告)号：CN116072725A
公开(公告)日：2023-05-05
申请号：CN202111282400.2
申请日：2021-11-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。所述横向扩散金属氧化物半导体器件包括：衬底；漂移区，设置在所述衬底中；漏极区，设置在所述衬底中，与所述漂移区相接触；体区，设置在所述衬底中；绝缘层，至少部分设置在所述体区中；源极区，位于所述绝缘层上；及栅极结构，设置在所述漏极区和源极区之间的衬底上。本发明通过绝缘层在源极区和体区之间形成隔离，能够减轻源极区和体区形成的PN结导通导致的寄生效应，减小损耗，提高器件性能。
-
公开(公告)号：CN115692485A
公开(公告)日：2023-02-03
申请号：CN202110858844.X
申请日：2021-07-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/73 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种超β晶体三极管及其制作方法，该制作方法包括：提供一衬底，基于衬底形成第一导电类型的隔离埋层及第一导电类型的掺杂层；于掺杂层中形成第二导电类型的基区；于基区周侧形成第二导电类型的掺杂岛，掺杂岛的掺杂浓度大于基区的掺杂浓度；于衬底中形成第一导电类型的集电区，集电区与基区间隔设置；于基区中形成第一导电类型的发射区。本发明的超β晶体三极管能有效降低基区纵向电场，减小器件的横向漏电，可以达到较好的防止基区穿通和提高电流放大系数的平衡。
-
公开(公告)号：CN119997573A
公开(公告)日：2025-05-13
申请号：CN202311503126.6
申请日：2023-11-10
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种隔离结构、半导体器件及隔离结构的制造方法，所述隔离结构包括：埋藏区，位于衬底中；超结主体，包括至少一层第二导电类型区和至少一层第一导电类型区，所述第二导电类型区和第一导电类型区在所述埋藏区上沿竖向交替排列，且所述超结主体最靠近所述埋藏区的结构为一第二导电类型区；第一阱区，位于所述埋藏区上，所述第一阱区将所述超结主体包围；第二导电类型层，位于所述超结主体上，所述第二导电类型层中被所述第一阱区包围的区域用于形成器件主体；第二阱区，位于所述衬底上、所述第一阱区的外侧。本发明通过在埋藏区和第二导电类型层之间，形成第二导电类型区和第一导电类型区交替排列的超结结构，能够获得更高的隔离耐压。
-
公开(公告)号：CN119730390A
公开(公告)日：2025-03-28
申请号：CN202311238491.9
申请日：2023-09-25
Applicant: 无锡华润上华科技有限公司
IPC: H10D89/60
Abstract: 本发明涉及一种ESD保护器件及其制造方法，所述ESD保护器件包括：N阱；P阱；第一P型区，位于所述N阱中；第二P型区，位于所述N阱中；第三P型区，位于所述P阱中；第一N型区，位于所述P阱中；其中，所述第二P型区短路连接所述第三P型区；所述第一P型区和N阱用于连接阳极，所述第一N型区和P阱用于连接阴极。本发明在N阱中设置第二P型区，在P阱中设置第三P型区，并将第二P型区与第三P型区短接，相当于并联了一个PNP三极管。这样在ESD脉冲来临时，该PNP三极管能够作为新增的电流释放通路，从而提高静电防护器件的维持电压，改善闩锁效应。
-
Patent Agency Ranking
公开(公告)号：CN119008664A
公开(公告)日：2024-11-22
申请号：CN202310575125.6
申请日：2023-05-18
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/08 , H01L29/423 , H01L29/417 , H01L29/78 , H01L21/336
Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括：衬底；第一掺杂区，设于衬底内；第二掺杂区，设于衬底内；沟槽，设于衬底内，且从第二掺杂区的表面开口并延伸至第一掺杂区，以暴露部分第一掺杂区；漏区，设于暴露的部分第一掺杂区内；源区，设于第二掺杂区内；栅极，设于衬底上，源区位于漏区和栅极之间。本申请通过将漏区(漏端)设置在沟槽底部的第一掺杂区内，以及将器件端口布局成Drain/Source/Gate的结构，这样，源区(源端)的结构可以屏蔽漏区(漏端)与栅极之间的Cgd电容，从而有效降低漏区(漏端)与栅极之间的Cgd电容，提升器件的工作频率。
-
公开(公告)号：CN118899330A
公开(公告)日：2024-11-05
申请号：CN202310493212.7
申请日：2023-05-04
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法，该横向扩散金属氧化物半导体器件包括：衬底；漂移区，设于衬底上；第一沟槽，设于所述漂移区上，且从所述漂移区的表面开口并延伸至所述漂移区中；漏区，设于所述第一沟槽至少一侧的所述漂移区表面；栅极，设于所述第一沟槽内；场板，设于所述第一沟槽内，且位于所述漏区与所述栅极之间。如此，一方面，可以在器件击穿电压达标的情况下，使漏端漂移区浓度增大，从而减小器件的导通电阻；另一方面，可使栅极远离漏极，从而极大减小栅漏寄生电容，进而减小器件的开关损耗，提高器件的开关效率。
-
公开(公告)号：CN118738081A
公开(公告)日：2024-10-01
申请号：CN202310316163.X
申请日：2023-03-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L21/762
Abstract: 本发明涉及一种具有隔离结构的半导体器件，及隔离结构的制造方法，所述半导体器件包括：衬底，具有第二导电类型；结隔离结构，包括第一埋藏区和与所述第一埋藏区直接接触的第二埋藏区，所述第一埋藏区位于所述衬底上且具有第一导电类型，所述第二埋藏区位于所述第一埋藏区上且具有第一导电类型，所述第二埋藏区的掺杂浓度小于所述第一埋藏区的掺杂浓度；第二导电类型区，位于所述第二埋藏区上；器件主体区，位于所述第二导电类型区中；其中，所述结隔离结构用于实现所述衬底与所述第二导电类型区之间的绝缘隔离。本发明在第一埋藏区和第二埋藏区的界面形成空穴阻挡层，能够阻止空穴穿过空穴阻挡层渡越到衬底形成衬底漏电，改善器件的闩锁效应。
-
公开(公告)号：CN117438476A
公开(公告)日：2024-01-23
申请号：CN202210826937.9
申请日：2022-07-14
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/872 , H01L21/329
Abstract: 本申请涉及沟槽型肖特基势垒半导体结构及其制备方法，其中，半导体结构包括衬底、多层掺杂硅层叠层形成的掺杂结构、第一沟槽、第二沟槽、沟槽导电结构及沟槽肖特基接触金属。沟槽肖特基接触金属填满第一沟槽以与第一沟槽侧壁暴露的掺杂硅层形成肖特基接触；沟槽导电结构填满第二沟槽。器件在反向偏压时，沟槽肖特基接触金属一侧的相邻两个第一阱区能耗尽该两个第一阱区之间的掺杂硅层，使最强电场靠近体内，反向偏压时漏电流降低。器件正向导通时，由于设置了沟槽肖特基接触金属，肖特基二极管会先开通，形成多条电流通路，与已有SBD相比电流路径缩短且电流通路数量增加，使反向漏电流不增加的同时，还能在提高器件电流能力，减小导通电阻。
-
公开(公告)号：CN115566062B
公开(公告)日：2023-11-10
申请号：CN202110745665.5
申请日：2021-07-01
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种对称场效应晶体管及其制作方法，包括步骤：于衬底上形成栅极结构以及位于栅极结构两侧的两个第一导电类型极区；通过光刻工艺及刻蚀工艺于栅极结构的中部形成沟槽；通过沟槽对进行第二导电类型离子注入，并使第二导电类型离子横向扩散至栅极结构的下方形成第二导电类型沟道阱区，沟道阱区与极区具有间距；通过沟槽对衬底进行第一导电类型离子注入，以在沟槽下方的衬底中形成第一导电类型连接掺杂区。本发明工艺稳定，沟道阱区的位置和尺寸可以精确控制，所制作的沟道阱区的尺寸可以更小从而使器件的导通电阻更低。本发明在栅极结构形成沟槽的区域形成连接掺杂区，可以进一步降低电流流经路径上的电阻。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.063 seconds)
