半导体器件及其制造方法
    18.
    发明授权

    公开(公告)号:CN1223008C

    公开(公告)日:2005-10-12

    申请号:CN01811220.X

    申请日:2001-02-21

    Abstract: 本发明的半导体器件具有p型杂质区(4)和n型漂移区(3)并列的结构重复2次以上的pn重复结构,位于该pn重复结构的最端部的作为p型杂质区(4)及n型漂移区(3)的任一区的低浓度区在构成pn重复结构的所有的p杂质区(4)及n型漂移区(3)中具有最低的杂质浓度或者最少的总有效电荷量。由此,特别是可以改善应用了元件耐压在20~6000V的宽广范围的3维的多重RESURF原理的功率半导体器件的主耐压,改善主耐压与导通电阻的折衷关系,所以能得到功率损失少、芯片尺寸小、廉价的元件。并且,通过使用虚线沟槽(DLT)结构的沟槽及与之对应的制造方法,能以更低的成本制造高成品率的半导体器件。

    绝缘栅型双极型半导体装置

    公开(公告)号:CN1139134C

    公开(公告)日:2004-02-18

    申请号:CN98809194.1

    申请日:1998-01-22

    Inventor: 凑忠玄

    CPC classification number: H01L29/7397

    Abstract: 在绝缘栅型双极型半导体装置中,为了在不损害正向电压降及开关特性的情况下扩展负载短路安全工作区,使在发射极杂质区的内部、且在发射极与非常靠近栅极的附近之间产生的电阻成为与直接与发射极接触的发射极杂质区的距离无关的预定的值。

Patent Agency Ranking