-
公开(公告)号：CN104051016B
公开(公告)日：2019-07-26
申请号：CN201410099431.8
申请日：2014-03-17
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 提供一种非易失性存储装置、读取数据方法、存储系统及操作方法。在从非易失性存储装置读取数据的方法中，通过将第一读取电压施加到第一字线来执行针对结合到第一字线的存储单元的第一读取操作。执行第一读取重试操作以获得最佳读取电平而不管或不依赖于通过第一读取操作读取的数据是否是可纠错的，并存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。也公开了相关方法和装置。
-
公开(公告)号：CN110010187A
公开(公告)日：2019-07-12
申请号：CN201811409219.1
申请日：2018-11-23
Applicant: 三星电子株式会社
Inventor： 金经纶
Abstract: 本申请提供了一种半导体存储器装置及其操作方法。所述半导体存储器装置具有存储器单元阵列和修复控制电路。存储器单元阵列包括正常单元区和冗余单元区，正常单元区包括多个正常区组，冗余单元区被构造为替代正常单元区的失效的存储器单元。修复控制电路被构造为：基于输入地址从所述多个正常区组中确定目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。
-
公开(公告)号：CN103971724A
公开(公告)日：2014-08-06
申请号：CN201410045218.9
申请日：2014-02-07
Applicant: 三星电子株式会社
IPC: G11C8/08
Abstract: 本发明涉及存储器、存储控制器、存储系统、及其操作方法。在一个实施例中，方法包括在存储器上执行读操作，并且由存储控制器基于计数值和参考值确定是否执行可靠性验证读操作。所述计数值基于由存储控制器发出到存储器的读命令的数目，并且可靠性验证读操作对于从与存储器中的至少一个未选字线相关联的至少一个存储单元读数据。未选字线是在读操作期间未选择的字线。所述方法还包括基于所述确定执行对于所述至少一个未选字线的可靠性验证读操作。
-
公开(公告)号：CN112216332B
公开(公告)日：2025-04-29
申请号：CN202010429014.0
申请日：2020-05-20
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，所述存储器单元阵列包括：多个段，设置在多个行块和多个列块的对应的交叉点处，每个行块包括结合到字线和位线的多个动态存储器单元；行解码器，响应于行地址，激活第一行块的第一字线；基于第一熔丝信息确定第一行块是否是主块以及确定第二行块是否被映射为主块的从属；激活第二行块的第二字线并输出行块信息信号；和列解码器，基于列地址、行块信息信号和第二熔丝信息访问结合到第一字线的多个第一存储器单元的部分或结合到第二字线的多个第二存储器单元的部分。
-
-
Patent Agency Ranking
-
公开(公告)号：CN110322923B
公开(公告)日：2023-08-29
申请号：CN201910246502.5
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: G11C29/44
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。一种方法包括：将第一存储器块的第一列常规存储器单元中的第一常规存储器单元的地址替换为目标地址，所述目标地址是第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址；并且将第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址重新分配给所述至少一个冗余块中的第一冗余块的第一冗余存储器单元的地址。
-
公开(公告)号：CN109785877B
公开(公告)日：2023-07-18
申请号：CN201811344643.2
申请日：2018-11-13
Applicant: 三星电子株式会社
Inventor： 金经纶
IPC: G11C7/10
Abstract: 一种存储设备，包括第一、第二、第三和第四存储单元组以及第一和第二发送器。第一和第二存储单元组共享第一局部线。第三和第四存储单元组共享第二局部线。第一发送器基于读取命令将第一数据发送到第一全局线。第一数据在第一局部线上从第一存储单元组和第二存储单元组中的一个输出。第二发送器基于读取命令将第二数据发送到第二全局线。第二数据在第二局部线上从第三存储单元组和第四存储单元组中的一个输出。第一全局线的数量与第二全局线的数量不同。
-
公开(公告)号：CN115691593A
公开(公告)日：2023-02-03
申请号：CN202210852607.7
申请日：2022-07-20
Applicant: 三星电子株式会社
Abstract: 提供半导体装置和包括该半导体装置的存储器系统。半导体装置包括：多个焊盘，其连接到使用具有不同相位的第一时钟信号至第四时钟信号接收数据信号的存储器装置；数据发送/接收电路，其将数据信号输出到多个焊盘中的多个数据焊盘并从多个数据焊盘接收数据信号，并且包括调整数据信号的相位的数据延迟单元；时钟输出电路，其将第一时钟信号至第四时钟信号输出到多个焊盘中的多个时钟焊盘，并且包括调整第一时钟信号至第四时钟信号的相位的第一时钟延迟单元至第四时钟延迟单元；以及控制器，其调整第一时钟延迟单元至第四时钟延迟单元和数据延迟单元中的至少一个的延迟量，使得第一时钟信号至第四时钟信号中的每一个在存储器装置中与数据信号对齐。
-
公开(公告)号：CN103928055B
公开(公告)日：2019-08-20
申请号：CN201410012363.7
申请日：2014-01-10
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 本发明提供了闪速存储器、闪速存储器系统及其操作方法。操作闪速存储器的方法包括对具有包括在第一相邻阈值电压范围和第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，并且基于存储器单元的第一计数数量和第二计数数量之差来设置第一最佳读取电压，第一相邻阈值电压范围由用于区分初始分开的相邻设置的阈值电压分布的第一参考读取电压和与第一参考读取电压具有第一电压差的第一搜索读取电压来限定，第二相邻阈值电压范围由第一参考读取电压和与第一参考读取电压具有第二电压差的第二搜索读取电压来限定。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.028 seconds)
