公开(公告)号：CN102148053A

公开(公告)日：2011-08-10

申请号：CN201110035035.5

申请日：2011-02-09

Applicant: 三星电子株式会社

Inventor： 李哲宇 ,  张星珍 ,  郭镇锡 ,  高兑荣 ,  金正烈 ,  金尚玧 ,  朴祥均 ,  李祯培

IPC: G11C7/12 ,  G11C7/06

CPC classification number: G11C5/063 ,  G11C7/062 ,  G11C7/065 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4097 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10885 ,  H01L27/10897 ,  Y10T29/41

Abstract: 一种具有开放式位线存储器结构的半导体存储器件，从中去除了边缘伪存储块，该半导体存储器件包括：存储块；包括第一感测放大器的边缘感测放大块，该第一感测放大器具有第一位线、第一互补位线、以及第一放大电路，该第一放大电路包括具有第一尺寸的第一晶体管；包括第二感测放大器的中央感测放大块，该第二感测放大器具有第二位线、第二互补位线、以及第二放大电路，该第二放大电路包括第二晶体管，该第二晶体管具有不同于第一尺寸的第二尺寸；以及电容器块，其电连接到该边缘感测放大块。

公开(公告)号：CN117789777A

公开(公告)日：2024-03-29

申请号：CN202310811285.6

申请日：2023-07-03

Applicant: 三星电子株式会社

Inventor： 李承俊 ,  金尚玧 ,  金钟赫 ,  元福渊

IPC: G11C5/06 ,  G11C7/06 ,  G11C7/10 ,  G11C11/4091 ,  G11C11/4074

Abstract: 半导体存储器装置、其操作方法和动态随机存取存储器被提供。根据本发明的实施例的所述半导体存储器装置包括：存储体，存储体被分割为包括多个子阵列的第一分割区域至第n分割区域；第一连接控制晶体管至第n‑1连接控制晶体管，第一连接控制晶体管至第n‑1连接控制晶体管由第一分割区域至第n分割区域之中的邻近分割区域共享并且响应于连接控制信号而接通；第一全局输入/输出(GIO)分割线至第n GIO分割线，通过第一连接控制晶体管至第n‑1连接控制晶体管之中的对应连接控制晶体管彼此连接；以及GIO感测放大器，GIO感测放大器接收并且处理通过第一GIO分割线至第n GIO分割线之中的连接的GIO分割线从存储器单元读取的数据。

公开(公告)号：CN117594078A

公开(公告)日：2024-02-23

申请号：CN202311019119.9

申请日：2023-08-11

Applicant: 三星电子株式会社

Inventor： 林周元 ,  徐宁焄 ,  金尚玧

IPC: G11C7/06 ,  G11C7/12 ,  G11C11/4097

Abstract: 半导体存储器器件包括：存储器单元阵列，其位于第一层中，并且包括字线、单元位线和位于字线和单元位线交叉的区域中的存储器单元；以及位于不同于第一层的第二层中的至少一个位线感测放大器。位线感测放大器连接到与单元位线连接的位线以及连接到与位线相对应的互补位线。位线感测放大器检测存储在至少一个存储器单元中的数据。至少一个单元位线中的每一个被分割为两个或更多个部分，并且该两个或更多个部分别连接到与位线感测放大器连接的位线和互补位线。

公开(公告)号：CN114203229A

公开(公告)日：2022-03-18

申请号：CN202111025401.9

申请日：2021-09-02

Applicant: 三星电子株式会社

Inventor： 金尚玧 ,  金经纶 ,  朴廷桓 ,  崔娟圭

IPC: G11C11/4074

Abstract: 一种存储器装置包括：第一电路；第二电路；以及自适应体偏压产生器，其被配置为接收频率检测信息或者温度检测信息，以响应于所述频率检测信息或者所述温度检测信息将第一正体偏压或者第一反体偏压施加至所述第一电路，并且响应于所述频率检测信息或者所述温度检测信息将第二正体偏压或者第二反体偏压施加至所述第二电路。

公开(公告)号：CN112289367A

公开(公告)日：2021-01-29

申请号：CN202010469361.6

申请日：2020-05-28

Applicant: 三星电子株式会社

Inventor： 金尚玧 ,  徐宁焄 ,  权慧贞 ,  李明奎 ,  赵诚慧

IPC: G11C29/42

Abstract: 提供了半导体存储装置和操作半导体存储装置的方法。所述半导体存储装置包括存储单元阵列、ECC引擎、至少一个电压发生器和控制逻辑电路。所述存储单元阵列包括耦接到字线和位线的多个存储单元以及感测存储在所述多个存储单元中的数据的多个读出放大器。所述ECC引擎从所述存储单元阵列的目标页面读取存储数据，对所述存储数据执行ECC解码，基于所述ECC解码，检测所述存储数据中的错误，并输出与所述错误相关联的错误信息。所述至少一个电压发生器分别向所述多个读出放大器提供驱动电压。所述控制逻辑电路控制所述ECC引擎，以及基于包括所述错误信息的错误模式信息，控制所述至少一个电压发生器增大所述多个读出放大器中的每个读出放大器的操作容限。

公开(公告)号：CN110010173A

公开(公告)日：2019-07-12

申请号：CN201811352239.X

申请日：2018-11-14

Applicant: 三星电子株式会社

Inventor： 林石昡 ,  金尚玧 ,  朴德夏 ,  金恩我

IPC: G11C11/406 ,  G11C11/4074

Abstract: 本发明提供一种操作存储器装置的方法以及一种刷新由非易失性存储器装置的存储器单元存储的数据的方法。具有存储器单元的存储器装置在正常模式、第一自刷新模式和第二自刷新模式中操作。第一自刷新模式提供用于在不具有外部命令的情况下保持存储在存储器单元中的数据的自刷新操作。从第一自刷新模式返回正常模式所需的时间比参考时间短。第二自刷新模式也提供所述自刷新操作，但是从第二自刷新模式返回正常模式所需的时间比参考时间长。与第二自刷新模式相比，正常模式向存储器单元提供较高的工作电压。