-
公开(公告)号：CN102403267A
公开(公告)日：2012-04-04
申请号：CN201110263129.8
申请日：2011-09-07
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8247 , H01L23/522 , H01L27/115
CPC classification number: H01L23/5222 , H01L21/7682 , H01L23/53295 , H01L27/11521 , H01L27/11529 , H01L27/11568 , H01L27/11573 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件及其制造方法，该半导体器件是非易失存储器件，形成该非易失存储器件的方法包括：提供设置在第一绝缘层中并设置在半导体基板上的导电柱，在第一绝缘层上提供蚀刻停止层，在蚀刻停止层上设置模层，以及在模层中形成凹槽。凹槽分别沿第一方向在导电柱上方延伸。该方法还包括利用凹槽来图案化蚀刻停止层以形成分别与导电柱相应的孔，以及将金属填充到凹槽和孔中。在孔中的金属接触导电柱。
-
公开(公告)号：CN101988989A
公开(公告)日：2011-03-23
申请号：CN201010163596.9
申请日：2010-04-16
Applicant: 三星电子株式会社
Inventor： 李钟旻
CPC classification number: B41J2/471 , G03G15/043
Abstract: 本发明公开了光扫描单元和包括该光扫描单元的电子照相成像装置。该光扫描单元可以包括：光源，发射光束；束偏转器，将从光源发射的光束沿主扫描方向偏转和扫描；扫描光学系统，将由束偏转器偏转和扫描的光束的第一部分在扫描表面上形成图像；以及束检测传感器，接收由束偏转器偏转和扫描的光束的第二部分以产生同步信号。束检测传感器可以包括用于接收光束的第二部分的光接收表面和至少两个输出端子，该至少两个输出端子布置在光接收表面的一区域的外侧，入射的光束的第二部分被限制在该区域内。
-
公开(公告)号：CN118198032A
公开(公告)日：2024-06-14
申请号：CN202311545238.8
申请日：2023-11-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H01L23/488 , H01L23/367 , H01L25/04
Abstract: 公开了一种半导体芯片和一种半导体封装件。该半导体芯片包括：半导体衬底，其包括有源表面和面对有源表面的无源表面；多布线层，其布置在半导体衬底的有源表面上，并且包括具有至少两个层并且包括导电布线和伪布线的布线结构；下保护层，其布置在多布线层的前表面上，并且包括连接到导电布线的导电介质焊盘；多个通孔，其被配置为穿透半导体衬底，并且包括多个电力通孔、多个信号通孔和多个伪通孔；以及多个背侧焊盘，其布置在半导体衬底的无源表面上，并且连接到多个通孔，其中，多个伪通孔连接到布线结构。
-
公开(公告)号：CN117637699A
公开(公告)日：2024-03-01
申请号：CN202310661775.2
申请日：2023-06-06
Applicant: 三星电子株式会社
IPC: H01L23/544
Abstract: 提供了一种具有减小的厚度和提高的可靠性的半导体芯片以及包括半导体芯片的半导体封装件。半导体芯片包括半导体衬底、半导体衬底上的集成器件层、集成器件层上的多布线层、以及多布线层上的多个焊盘金属层的焊盘金属层，并且焊盘金属层具有限定于其中的测试焊盘。焊盘金属层在平行于半导体衬底的顶表面的第一方向或者垂直于第一方向的第二方向上延伸。测试焊盘是焊盘金属层的中心部分，并且焊盘金属层的排除测试焊盘的外部分在垂直于半导体衬底的顶表面的第三方向上与布线重叠。
-
公开(公告)号：CN116466540A
公开(公告)日：2023-07-21
申请号：CN202211694940.6
申请日：2022-12-28
Applicant: 三星电子株式会社
IPC: G03F1/36 , G11C16/34 , G11C16/08 , H01L21/027 , G03F1/72
Abstract: 公开了校正设计布局的方法、计算装置和制造半导体装置的方法。在校正半导体装置的设计布局的方法中，测量基于原始布局制造的半导体装置中的多个感兴趣区域中的每个的目标图案的点的一部分的未对准值；通过使用基于测量的点的所述一部分的未对准值训练的人工神经网络，来估计目标图案的未测量点的未对准值；并且通过使用估计的未对准值来生成半导体装置的目标布局。
-
Patent Agency Ranking
公开(公告)号：CN115701221A
公开(公告)日：2023-02-07
申请号：CN202210411018.5
申请日：2022-04-19
Applicant: 三星电子株式会社
IPC: H10B41/35 , H10B41/27 , H10B43/35 , H10B43/27 , G11C11/401
Abstract: 提供了半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：电极结构，所述电极结构包括堆叠在基板上的电极和位于所述电极中的最上电极上的绝缘图案；垂直结构，所述垂直结构穿透所述电极结构并且连接到所述基板；第一绝缘层，所述第一绝缘层位于所述电极和所述垂直结构上；导电图案，所述导电图案穿透所述第一绝缘层并且连接到所述垂直结构；上水平电极，所述上水平电极位于所述导电图案上；以及上半导体图案，所述上半导体图案穿透所述上水平电极并且连接到所述导电图案。所述导电图案具有位于所述垂直结构上的第一侧表面和位于所述绝缘图案上的第二侧表面。
-
公开(公告)号：CN115605024A
公开(公告)日：2023-01-13
申请号：CN202210392231.6
申请日：2022-04-14
Applicant: 三星电子株式会社(KR)
Abstract: 提供一种三维半导体器件，该三维半导体器件包括：衬底；堆叠结构，包括在衬底上的栅电极和在栅电极上彼此间隔开的串选择电极；第一分离结构，跨过堆叠结构在第一方向上延伸并位于串选择电极之间；竖直沟道结构，穿透堆叠结构；以及位线，连接到竖直沟道结构并在第二方向上延伸。竖直沟道结构的第一子集共同连接到位线之一。第一子集的竖直沟道结构可以跨过第一分离结构在第二方向上彼此相邻。串选择电极中的每一个可以围绕第一子集的竖直沟道结构中的每一个竖直沟道结构。
-
公开(公告)号：CN113809088A
公开(公告)日：2021-12-17
申请号：CN202110671521.X
申请日：2021-06-17
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/1157 , H01L27/11573 , H01L27/11575
Abstract: 一种三维半导体存储器装置包括外围电路结构、在外围电路结构上方的单元阵列结构、以及将单元阵列结构连接到外围电路结构的外围接触过孔结构，外围接触过孔结构包括在外围电路结构中的第一贯通区域中的第一外围接触过孔结构和在外围电路结构中的第二贯通区域中的第二外围接触过孔结构，第二贯通区域在外围电路结构上方与第一贯通区域间隔开，并且第二外围接触过孔结构的第二临界尺寸与第一外围接触过孔结构的第一临界尺寸之间的差根据包括在第二贯通区域和第一贯通区域中的材料层被不同地配置。
-
公开(公告)号：CN111490052B
公开(公告)日：2021-04-20
申请号：CN202010142068.9
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556 , H01L23/544
Abstract: 本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
-
公开(公告)号：CN106057655A
公开(公告)日：2016-10-26
申请号：CN201610218069.0
申请日：2016-04-08
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 本发明提供了一种半导体器件，其具有这样一种排列结构，其中可形成具有相对小的宽度和相对紧密的间距的高密度线图案。半导体器件包括彼此间隔开的多个线图案。所述多个线图案包括：多根主线，它们之间具有第一间隙并且在第一方向上延伸；以及多根子线，它们从所述多根主线中的每一根的一端弯曲。所述多根子线之间具有大于第一间隙的距离，并且可与在第一方向上从对应于所述多根子线的所述多根主线中的每一根的一端延伸的延伸线间隔开。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.031 seconds)
