公开(公告)号：CN117637681A

公开(公告)日：2024-03-01

申请号：CN202311023009.X

申请日：2023-08-15

Applicant: 三星电子株式会社

Inventor： 宋旻俊 ,  李钟旻 ,  慎重垣 ,  李纳拉 ,  崔智旻

IPC: H01L23/528 ,  H01L23/522 ,  H10B12/00 ,  H10B80/00

Abstract: 一种半导体装置可包括衬底上的下金属布线、下金属布线上的第一上层间绝缘层、第一上层间绝缘层中的包括第一上穿通件的第一上布线和第一上层间绝缘层上的第一上金属图案。该半导体装置还可包括第一上层间绝缘层上的第二上层间绝缘层、第二上层间绝缘层中的包括最上面的穿通件的最上面的布线、第二上层间绝缘层上的最上面的金属图案、以及第二上层间绝缘层上的用于供应氢的氧化物层。下金属布线可按照多层堆叠。用于供应氢的氧化物层可覆盖最上面的布线。最上面的穿通件的厚度可小于最上面的金属图案的厚度的40％。

公开(公告)号：CN118553719A

公开(公告)日：2024-08-27

申请号：CN202311788299.7

申请日：2023-12-25

Applicant: 三星电子株式会社

Inventor： 朴奎星 ,  慎重垣 ,  李钟旼 ,  崔智旻

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/762

Abstract: 提供了半导体装置和用于制造半导体装置的方法。半导体装置包括：层间绝缘层；第一保护绝缘层，其位于层间绝缘层上；第二保护绝缘层，其位于第一保护绝缘层上；以及绝缘结构，其设置在第一保护绝缘层和第二保护绝缘层中的至少一个中，其中，绝缘结构包括：第一绝缘结构，其包括具有第一物理特性的第一材料；和第二绝缘结构，其包括具有第二物理特性的第二材料，并且第一材料和第二材料包括相同的材料，并且第一物理特性和第二物理特性是不同的物理特性。

公开(公告)号：CN117995821A

公开(公告)日：2024-05-07

申请号：CN202311401287.4

申请日：2023-10-26

Applicant: 三星电子株式会社

Inventor： 慎重垣 ,  李钟旼 ,  禹盛允 ,  李娜拉 ,  李瑌真 ,  崔智旻

IPC: H01L23/544 ,  H01L23/498 ,  H10B80/00 ,  H01L23/528

Abstract: 提供了半导体封装件。所述半导体封装件包括：基底芯片，所述基底芯片具有前表面和与所述前表面相反的后表面，所述基底芯片包括设置在所述前表面上的凸块焊盘、晶片测试焊盘和封装测试焊盘；连接结构，所述连接结构设置在所述基底芯片的所述前表面上并且连接到所述凸块焊盘；以及半导体芯片，所述半导体芯片堆叠在所述基底芯片的所述后表面上，其中，每一个所述晶片测试焊盘在尺寸上小于所述封装测试焊盘。

公开(公告)号：CN119255598A

公开(公告)日：2025-01-03

申请号：CN202410876211.5

申请日：2024-07-02

Applicant: 三星电子株式会社

Inventor： 禹盛允 ,  崔智旻 ,  慎重垣 ,  李瑌真

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：位线，包括金属并且在衬底上沿第一方向延伸；在位线上的沟道结构，包括沿第二方向延伸的第一沟道图案、以及沿第一方向与第一沟道图案间隔开并且沿第二方向延伸的第二沟道图案；衬垫膜，在位线沟道结构之间，并且包括所述金属；第一字线，在第一沟道图案和第二沟道图案之间，第一字线沿第二方向延伸；第二字线，在第一沟道图案和第二沟道图案之间并且沿第二方向延伸，第二字线在第一方向上与第一字线间隔开；以及第一电容器和第二电容器，分别在第一沟道图案和第二沟道图案上，并且连接到第一沟道图案和第二沟道图案。

公开(公告)号：CN116895623A

公开(公告)日：2023-10-17

申请号：CN202310286579.1

申请日：2023-03-22

Applicant: 三星电子株式会社

Inventor： 郑一根 ,  金成珍 ,  金想起 ,  慎重垣 ,  禹盛允 ,  全相炫 ,  崔智旻

IPC: H01L23/488 ,  H01L23/482 ,  H01L23/498 ,  H01L23/538 ,  H01L23/528 ,  H01L23/31

Abstract: 一种半导体器件包括：基板，具有第一表面和第二表面；第一测试焊盘，在基板的第一表面上；第一凸块焊盘，在基板的第一表面上并在第一方向上与第一测试焊盘间隔开；第二凸块焊盘，在基板的第一表面上并与第一凸块焊盘间隔开；第二测试焊盘，在基板的第一表面上并在第一方向上与第二凸块焊盘间隔开；第一布线层，在第一方向上延伸并将第一测试焊盘电连接到第一凸块焊盘；第二布线层，在第一方向上延伸，与第一布线层间隔开，并将第二测试焊盘电连接到第二凸块焊盘；以及第一凸块，连接到第一凸块焊盘和第二凸块焊盘中的每个。

公开(公告)号：CN119560484A

公开(公告)日：2025-03-04

申请号：CN202411225993.2

申请日：2024-09-03

Applicant: 三星电子株式会社

Inventor： 宋旼俊 ,  李钟旼 ,  慎重垣

IPC: H01L23/544 ,  H01L23/498 ,  H01L23/538

Abstract: 本公开涉及半导体器件和包括其的半导体封装。该半导体器件包括：在器件区上的包括下互连的互连区；在互连区上的绝缘结构；在绝缘结构中的下导电图案；将下导电图案电连接到下互连的第一导电通路；在绝缘结构上的上导电图案；以及第二导电通路，在绝缘结构中并将上导电图案电连接到下导电图案。第二导电通路包括第二金属层和第二阻挡层，并且上导电图案包括从第二阻挡层延伸并在绝缘结构的上表面的一部分上的第三阻挡层、在第三阻挡层上并从第二金属层延伸的第三金属层、在第三金属层上的上金属层、以及在上金属层上的上抗反射层。

公开(公告)号：CN118943118A

公开(公告)日：2024-11-12

申请号：CN202410559671.5

申请日：2024-05-08

Applicant: 三星电子株式会社

Inventor： 禹盛允 ,  崔智旻 ,  慎重垣 ,  李瑌真 ,  李钟旼

IPC: H01L23/535 ,  H01L23/48 ,  H01L23/488 ,  H01L23/498 ,  H01L25/18 ,  H01L25/16 ,  H10B80/00

Abstract: 一种半导体封装包括：基底芯片，包括在第一水平方向和与第一水平方向交叉的第二水平方向上延伸的顶表面；半导体芯片堆叠，包括在垂直方向上顺序堆叠在基底芯片上并在垂直方向上在相应侧对齐的第一半导体芯片和第二半导体芯片；穿透基底芯片并在第一水平方向上彼此间隔开的第一贯通路；穿透第一半导体芯片并在第一水平方向上彼此间隔开的第二贯通路；穿透第二半导体芯片并在第一水平方向上彼此间隔开的第三贯通路；接触第一贯通路的第一连接焊盘；接触第二贯通路的第二连接焊盘；以及接触第三贯通路的第三连接焊盘。

公开(公告)号：CN118738021A

公开(公告)日：2024-10-01

申请号：CN202410326432.5

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 慎重垣 ,  李瑌真 ,  李钟旼 ,  崔智旻

IPC: H01L23/528 ,  H01L23/522 ,  H01L25/16

Abstract: 提供一种半导体装置和一种半导体封装件。该半导体装置包括：半导体衬底上的绝缘结构；绝缘结构中的下导电图案；绝缘结构上的上导电图案；绝缘结构中的导电过孔件，导电过孔件将上导电图案中的至少一个连接到下导电图案中的至少一个；覆盖绝缘结构和上导电图案的保护层；覆盖保护层的蚀刻停止层；在蚀刻停止层的位于上导电图案之间的部分上的第一钝化层；以及第一钝化层上的上钝化层。

公开(公告)号：CN119893987A

公开(公告)日：2025-04-25

申请号：CN202410881831.8

申请日：2024-07-03

Applicant: 三星电子株式会社

Inventor： 慎重垣 ,  黄世现 ,  李钟旼

IPC: H10B12/00 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 一种半导体器件，包括：第一层间绝缘层，在基板上并包括在第一水平处的上表面；第二层间绝缘层，在第一层间绝缘层上并且包括具有比第一层间绝缘层的密度小的密度的材料；第一接触，在第一层间绝缘层中并且具有在高于第一水平的第二水平处的上表面；贯穿通路，在第一层间绝缘层和基板中并且具有在高于第二水平的第三水平处的上表面；第一布线，在第二层间绝缘层中，与第一接触接触，并具有在低于第一水平的第四水平处的下表面；以及第二布线，在第二层间绝缘层中，与贯穿通路接触，并具有低于第四水平的第五水平。

公开(公告)号：CN117637699A

公开(公告)日：2024-03-01

申请号：CN202310661775.2

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 黄世现 ,  李钟旻 ,  慎重垣 ,  崔智旻

IPC: H01L23/544

Abstract: 提供了一种具有减小的厚度和提高的可靠性的半导体芯片以及包括半导体芯片的半导体封装件。半导体芯片包括半导体衬底、半导体衬底上的集成器件层、集成器件层上的多布线层、以及多布线层上的多个焊盘金属层的焊盘金属层，并且焊盘金属层具有限定于其中的测试焊盘。焊盘金属层在平行于半导体衬底的顶表面的第一方向或者垂直于第一方向的第二方向上延伸。测试焊盘是焊盘金属层的中心部分，并且焊盘金属层的排除测试焊盘的外部分在垂直于半导体衬底的顶表面的第三方向上与布线重叠。