-
公开(公告)号：CN117746942A
公开(公告)日：2024-03-22
申请号：CN202311157107.2
申请日：2023-09-08
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/409
Abstract: 提供了装置、存储器控制器的操作方法、存储器装置和计算快速链路存储器扩展装置，都用于管理行锤击。装置包括存储器装置和存储器控制器，存储器控制器被配置为基于输入行地址来检测行锤击攻击模式的模式大小和行锤击地址的行分布，根据行分布的类型来确定是否执行刷新管理，以及对于与模式大小对应的L次访问，向存储器装置提供刷新管理命令和目标行地址，其中，L是大于或等于1的整数。
-
公开(公告)号：CN113157201B
公开(公告)日：2023-12-19
申请号：CN202011289748.X
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 提供了存储器控制器及包括存储器控制器的存储器系统。存储器控制器控制包括数据芯片以及第一和第二奇偶校验芯片的存储器模块。存储器控制器包括纠错码(ECC)引擎。ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器接收与数据芯片相关联的错误信息信号，使用奇偶校验矩阵对来自存储器模块的码字集执行ECC解码，以生成第一校验子和第二校验子，并基于错误信息信号和第二校验子，校正用户数据集中的比特错误。比特错误是由行故障生成的，并且使用第一校验子和第二校验子是不可校正的。每一个错误信息信号包括行故障信息，该行故障信息指示在相应的数据芯片中的至少一个存储单元行中是否发生行故障。
-
公开(公告)号：CN116168754A
公开(公告)日：2023-05-26
申请号：CN202211471281.X
申请日：2022-11-23
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了一种存储设备，其包括：存储单元阵列，存储第一数据和第一奇偶校验数据；纠错码ECC电路，基于第一数据和第一奇偶校验数据执行ECC解码并输出经纠错的数据和解码状态标志；以及输入/输出电路，将经纠错的数据和解码状态标志提供给存储控制器。ECC电路包括：校正子生成器，基于第一数据和第一奇偶校验数据生成校正子；校正子解码电路，对校正子进行解码以生成错误向量；纠正逻辑电路，基于错误向量和第一数据生成经纠错的数据；以及快速解码状态标志DSF生成器，在不用错误向量的情况下基于校正子生成解码状态标志。
-
公开(公告)号：CN116107921A
公开(公告)日：2023-05-12
申请号：CN202211323041.5
申请日：2022-10-27
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置及其操作方法。半导体存储器装置包括：包括多个存储器单元行的存储器单元阵列、行锤击管理电路和刷新控制电路。行锤击管理电路在参考时间间隔期间，从外部存储器控制器捕获伴随有从激活命令随机选择的第一激活命令的行地址，每个激活命令具有一致的第一选择概率；并且在参考时间间隔期间，从捕获的行地址中多次选择至少一个行地址作为锤击地址，选择的次数与对应于至少一个行地址的激活命令的访问计数成比例。刷新控制电路接收锤击地址，并且对与对应于锤击地址的存储器单元行物理地相邻的一个或多个受害存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN113656213A
公开(公告)日：2021-11-16
申请号：CN202110504822.3
申请日：2021-05-10
Applicant: 三星电子株式会社
Abstract: 控制存储器模块的存储器控制器包括纠错码(ECC)引擎、控制ECC引擎的中央处理单元、和错误管理电路。ECC引擎对从存储器模块读取的码字集执行ECC解码，以在读取操作中生成第一校正子和第二校正子，基于第一校正子和第二校正子纠正用户数据集中的可纠正错误，并向错误管理电路提供与可纠正错误相关联的第二校正子。错误管理电路对与通过读取操作检测到的可纠正错误相关联的错误地址进行计数，通过累积与可纠正错误相关联的第二校正子来存储第二校正子，基于计数和所累积的第二校正子来确定可纠正错误的属性，以及确定与可纠正错误相关联的存储器区域上的错误管理策略。
-
Patent Agency Ranking
公开(公告)号：CN113140252A
公开(公告)日：2021-07-20
申请号：CN202011026420.9
申请日：2020-09-25
Applicant: 三星电子株式会社
IPC: G11C29/42 , G11C11/4078
Abstract: 一种半导体存储器件的纠错电路包括纠错码(ECC)编码器和ECC解码器。所述ECC编码器使用由生成矩阵表示的纠错码，基于主数据生成奇偶校验数据，并将包括所述主数据和所述奇偶校验数据的码字存储在存储单元阵列的目标页面中。所述ECC解码器基于从所述半导体存储器件的外部提供的地址，从所述目标页面读取所述码字作为读取码字，以基于所述读取码字和奇偶校验矩阵生成不同的校正子，所述奇偶校验矩阵是基于所述ECC的；并且，将所述不同的校正子应用于所述读取码字中的所述主数据，以在所述主数据中存在单个位错误时纠正所述单个位错误，或者在所述目标页面中的相邻两个存储单元中出现两个位错误时纠正所述两个位错误。
-
公开(公告)号：CN119943125A
公开(公告)日：2025-05-06
申请号：CN202411024427.5
申请日：2024-07-29
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: G11C29/42
Abstract: 根据各种示例实施例的存储器设备包括：存储器单元阵列，具有连接到字线和位线的多个存储器单元；以及错误校正电路，被配置为对从存储器单元阵列读取的数据执行错误校正，其中，错误校正电路被配置为使用奇偶校验矩阵执行1比特错误校正操作、2比特错误检测操作或3比特错误检测操作中的至少一个，并且奇偶校验矩阵被配置为使得列以奇‑奇‑偶度的顺序排列，并且每行的前导1(LO)以阶梯结构排列。
-
公开(公告)号：CN117746941A
公开(公告)日：2024-03-22
申请号：CN202310731852.7
申请日：2023-06-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 提供电子装置、存储器装置和操作其的方法。所述存储器装置包括：存储器单元阵列，其中具有多个存储器单元行；以及行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间，基于先前行锤击地址和与所述多个访问相关联的多个输入行地址中的每个检测行锤击地址。刷新控制电路被提供并且被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
-
公开(公告)号：CN115705265A
公开(公告)日：2023-02-17
申请号：CN202210936829.7
申请日：2022-08-05
Applicant: 三星电子株式会社
IPC: G06F11/10 , G11C29/42 , G11C11/4078 , G11C11/408
Abstract: 一种存储器设备的操作方法包括：在存储器区域中存储关于包括擦除的码字的位置信息和包括关于擦除的位置信息的擦除信息；在上电期间，将关于包括擦除的码字的位置信息加载到行解码器和列解码器；响应于来自主机的读取指令，确定与读取指令相对应的读取地址与关于包括擦除的码字的位置信息是否一致；当读取地址与关于包括擦除的码字的位置信息一致时，将关于擦除的位置信息传送到纠错码(ECC)解码器；以及由ECC解码器使用关于擦除的位置信息来纠正从存储单元阵列接收的码字中的错误。
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.024 seconds)
