公开(公告)号：CN101132005A

公开(公告)日：2008-02-27

申请号：CN200710092021.0

申请日：2007-04-04

Applicant: 三星电子株式会社

Inventor： 李成泳 ,  金洞院 ,  朴东健 ,  尹恩贞

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: G11C11/50 ,  G11C11/56 ,  G11C16/0475 ,  G11C23/00 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在存储器件及其形成方法中，在一个实施例中，存储器件包括：衬底；以及衬底上沿第一方向延伸的位线。将第一字线结构设置在位线上并且与位线间隔且绝缘，第一字线结构沿横穿第一方向的第二方向延伸。电极与位线相连，在第一字线结构之上延伸并且与第一字线结构间隔第一间隙。第二字线结构在电极之上并且与电极间隔第二间隙，第二字线结构沿第二方向延伸。电极在第一字线结构和第二字线结构之间是悬臂形式的，使得电极偏转以通过第一间隙与在第一弯曲位置第一字线结构的顶部电连接，以及偏转以通过第二间隙在第二弯曲位置与第二字线结构的底部电连接，并且电极在止动位置与第一字线结构和第二字线结构相隔离。

公开(公告)号：CN1581509A

公开(公告)日：2005-02-16

申请号：CN200410055895.5

申请日：2004-08-05

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  尹恩贞 ,  朴东健 ,  李成泳 ,  崔晶东 ,  李信爱 ,  赵慧珍

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823885 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7842

Abstract: 提供金属氧化物半导体(MOS)晶体管的基本单元，该基本单元包括集成电路衬底和集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区和栅极区，栅极区在源区和漏区之间。在源区和漏区之间提供第一和第二沟道区。通过由沟槽区分开的集成电路衬底中的第一和第二间隔突起限定沟道区。第一和第二突起远离集成电路衬底延伸，第一和第二突起的上表面基本上与源区和漏区的上表面齐平。在第一和第二间隔突起的侧壁上和在第一和第二间隔突起的至少部分表面上延伸的沟槽区中提供栅电极。

公开(公告)号：CN1518127A

公开(公告)日：2004-08-04

申请号：CN200410001940.9

申请日：2004-01-16

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  吴昌佑 ,  朴东健 ,  李成泳 ,  赵慧珍 ,  尹恩贞 ,  李信爱 ,  崔晶东

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66651 ,  H01L21/823412 ,  H01L21/823437 ,  H01L21/823487 ,  H01L29/0653

Abstract: 提供一种金属氧化物半导体(MOS)晶体管的单元，包括集成电路衬底以及集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区以及栅极。栅极位于源区和漏区之间。在源区和漏区下面以及源区和集成电路衬底与漏区和集成电路衬底的每一个之间提供第一和第二隔开的缓冲区。

公开(公告)号：CN1925119B

公开(公告)日：2010-12-08

申请号：CN200610126323.0

申请日：2006-08-30

Applicant: 三星电子株式会社

Inventor： 金锡必 ,  朴允童 ,  金元柱 ,  朴东健 ,  赵恩锡 ,  成锡江 ,  崔炳镕 ,  金泰瑢 ,  李忠浩

IPC: H01L21/336

CPC classification number: H01L29/785 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10879 ,  H01L27/1159 ,  H01L27/2436 ,  H01L29/66795

Abstract: 提供了制造半导体器件的方法，所述半导体器件所包括的鳍型FET结构提供主体偏压控制，表现出与SOI结构相关的某些特征优点，提供增大的工作电流和/或降低的接触电阻。所述的制造半导体器件的方法包括：在第一绝缘膜的突出部分的侧壁上形成绝缘分隔体；通过以绝缘分隔体作为蚀刻掩模去除半导体衬底的暴露区域而形成第二沟槽，并由此形成与第一绝缘膜接触并由其支撑的鳍。在形成鳍之后，形成填充第二沟槽并支撑所述鳍的第三绝缘膜。之后，去除第一绝缘膜的一部分，以开放鳍之间的空间，在所述空间内可以形成包括栅极电介质、栅电极和额外接触、绝缘和存储节点结构的额外结构。

公开(公告)号：CN1949523B

公开(公告)日：2010-12-01

申请号：CN200610136129.0

申请日：2006-10-16

Applicant: 三星电子株式会社

Inventor： 崔炳镕 ,  李忠浩 ,  朴东健

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/762 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529

Abstract: 提供了一种非易失性存储器件及其制造方法。该非易失性存储器件包括：在半导体衬底的预设或给定区域上顺序层叠的单元隔离图形和半导体图形；单元栅极线，在半导体图形上，并在单元隔离图形的一侧上的半导体衬底的顶表面上；多层阱绝缘层，在单元栅极线和半导体衬底以及单元栅极线和半导体图形之间；第一杂质扩散层，在单元栅极线的两侧上的半导体衬底中；以及第二杂质扩散层，在单元栅极线的两侧上的半导体图形中。

公开(公告)号：CN100380631C

公开(公告)日：2008-04-09

申请号：CN200510067049.X

申请日：2005-04-27

Applicant: 三星电子株式会社

Inventor： 安永峻 ,  朴东健 ,  李忠浩 ,  姜熙秀

IPC: H01L21/8232 ,  H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823437 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/1052 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851

Abstract: 一种形成集成电路器件的方法包括，在半导体衬底的单元阵列部分中形成非平坦的场效应晶体管以及在半导体衬底的外围电路部分中形成平坦的场效应晶体管。非平坦的场效应晶体管可以选自FinFET和凹陷的栅极FET的组。掺杂剂可以被注入非平坦的场效应晶体管的沟道区，然后可以在非平坦的场效应晶体管上形成单元保护层。然后，可以使用单元保护层作为掩模，将掺杂剂有选择地注入平坦的场效应晶体管的沟道区，以阻挡掺杂剂注入到非平坦的场效应晶体管的沟道区中。

公开(公告)号：CN1988177A

公开(公告)日：2007-06-27

申请号：CN200610101153.0

申请日：2006-07-05

Applicant: 三星电子株式会社

Inventor： 金锡必 ,  玄在雄 ,  朴允童 ,  金元柱 ,  朴东健 ,  李忠浩

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/42392 ,  H01L29/66795

Abstract: 本发明提供一种具有GAA结构的Fin－FET，其能够利用鳍周围的整个区域作为沟道区。该具有GAA结构的Fin－FET包括具有体、一对支承柱和鳍的半导体衬底。该支承柱对从所述体向上突出，鳍与所述体间隔开并且具有连接到所述支承柱对并被其支承的两端。栅极电极完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。

公开(公告)号：CN1913172A

公开(公告)日：2007-02-14

申请号：CN200610106894.8

申请日：2006-08-09

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  金成玟 ,  朴东健 ,  崔东郁

IPC: H01L29/772 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L29/42392 ,  H01L29/7851 ,  H01L29/78612

Abstract: 本发明的某些实施例提供用于操作晶体管的方法和设备，该晶体管包括在衬底中和/或衬底上的至少一个完全耗尽的沟道区。该方法包括当导通晶体管时，施加反向体偏压到衬底。该衬底可以是体晶片衬底。该反向体偏压可以允许晶体管导通，同时防止衬底内的寄生晶体管导通。

公开(公告)号：CN1750269A

公开(公告)日：2006-03-22

申请号：CN200510081046.1

申请日：2005-06-28

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  张世明 ,  朴东健 ,  吴容哲 ,  尹恩贞 ,  金根楠

IPC: H01L29/78 ,  H01L29/772 ,  H01L21/336 ,  H01L21/335

CPC classification number: H01L29/66545 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78684

Abstract: 在半导体器件及其制造方法中，半导体器件包括具有单元阵列区和外围电路区的半导体衬底，单元区和外围电路区中的部分半导体包括限定有源区的隔离区，部分有源区在隔离区的上表面上突出，以限定至少两个有源沟道，形成在包括至少两个突出的有源沟道的半导体衬底的有源区上的栅介质层，形成在栅介质层和半导体衬底的隔离区上的栅电极，以及形成在栅电极的任一侧边上的半导体衬底的有源区中的源区/漏区。

公开(公告)号：CN101369578B

公开(公告)日：2012-11-14

申请号：CN200810171446.5

申请日：2008-06-30

Applicant: 三星电子株式会社

Inventor： 吴昌佑 ,  朴东健

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/762

CPC classification number: H01L29/7841 ,  H01L27/1203 ,  H01L27/1207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有浮体元件和基体元件的半导体器件及其制造方法。该半导体器件包括具有基体元件区和浮体元件区的衬底。还设置了限定衬底的基体元件区的有源区和限定衬底的浮体元件区的第一元件区上的顺次堆叠的第一埋层图案和第一有源图案的隔离区。也设置了插设在第一埋层图案和衬底之间以及第一埋层图案和第一有源图案之间的第一埋层电介质层。