公开(公告)号：CN101609800B

公开(公告)日：2010-12-29

申请号：CN200910053504.9

申请日：2009-06-19

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  李显元 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/31 ,  H01L21/762 ,  H01L21/84 ,  H01L21/20 ,  H01L21/02

Abstract: 一种制备混合晶向半导体衬底的方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成媒介层，或者在第一半导体层和第二半导体支撑衬底的表面均形成媒介层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层；对键合后衬底进行退火。本发明的优点在于，利用高温退火消除键合界面的由亲水键合导致的自然氧化层的办法，能够制备出全局混合晶向体硅衬底，并且该全局混合晶向半导体衬底的表面半导体层具有良好的厚度均匀性。

公开(公告)号：CN101901754A

公开(公告)日：2010-12-01

申请号：CN201010211448.X

申请日：2010-06-25

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  李显元 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/20 ,  H01L21/762

Abstract: 本发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法，包括如下步骤：提供支撑衬底与器件衬底；在支撑衬底或器件衬底的表面生长绝缘层；在绝缘层中注入纳米晶改性离子；通过绝缘层将支撑衬底与器件衬底键合在一起；实施键合后的退火加固。本发明的优点在于，通过对工艺顺序的巧妙调整，在不影响其他工艺的前提下，将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的，从而不会影响到器件层的晶格完整性，提高了所制备的SOI材料的晶体质量。

公开(公告)号：CN101710585A

公开(公告)日：2010-05-19

申请号：CN200910199725.7

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/04 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/1203 ,  H01L29/42392

Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。

公开(公告)号：CN101710584A

公开(公告)日：2010-05-19

申请号：CN200910199723.8

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/16 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/845 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。

公开(公告)号：CN1300855C

公开(公告)日：2007-02-14

申请号：CN200310122609.8

申请日：2003-12-19

Applicant: 上海新傲科技有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 林成鲁 ,  朱鸣 ,  林青 ,  张苗

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种绝缘体上的硅衬底上氧化铪和氧化铝混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺，其特征在于系利用超高真空电子束蒸发的技术，用HfO2源和Al2O3源共蒸发的方法在SOI衬底上制备高介电常数的栅介质材料。超高真空室工作时的真空度1×10-2pa，HfO2蒸发速率是Al2O3的2倍，沉积的HfO2和Al2O3混合结构薄膜为非晶结构，其厚度5-10nm。本方法相对于化学气相沉积等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。结合了SOI电路的优点，能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。

公开(公告)号：CN1172376C

公开(公告)日：2004-10-20

申请号：CN01139288.6

申请日：2001-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 安正华 ,  张苗 ,  林成鲁 ,  刘卫丽 ,  沈勤我

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/02 ,  H01L21/20

Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/Si1-XGeX/SiO2/Si或Si1-XGeX/SiO2/Si的Si1-XGeX-OI结构，前者Ge组分恒定，一般小于30%；后者由递变Ge组分的Si1-XGeX缓冲层和Ge组分固定的Si1-XGeX层组成一种以外延和离子注入和键合技术，并利用特定的热处理工艺实现应变异质结结构的应变反转，从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层Si1-XGeX薄层，注入H+离子或He+离子，注入能量为10keV～1MeV，剂量为1016～1017/cm2，形成气泡空腔层，利用键合工艺将另一片衬底材料于氧化硅片键合，在300～600℃下热处理，是键合片从气泡层处裂开，最后在800～1000℃、N2或Ar气氛中退火，加强键合，具有工艺简单、重复性和均匀性好的特点，且与常规硅集成电路工艺兼容。

公开(公告)号：CN1385906A

公开(公告)日：2002-12-18

申请号：CN02111828.0

申请日：2002-05-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  吴雁军 ,  刘卫丽 ,  安正华 ,  林成鲁

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/00

Abstract: 本发明涉及一种广义的绝缘体上半导体薄膜材料(SOI)及制备方法,属于微电子学领域。其特征在于利用氢、氦等离子注入与键合技术,形成以Si、SiC、SiGe、GaAs、InP、类金刚石等半导体薄膜材料为有源层,以SiO2、AlN、Al2O3、玻璃、石英等为绝缘埋层的新一代广义的SOI先进材料。这种结合了微电子领域的先进半导体材料与SOI技术的新型材料,在增加电路抗辐照性能、提高电路速度、降低功耗等方面具有重要的应用前景。

公开(公告)号：CN1359158A

公开(公告)日：2002-07-17

申请号：CN01139288.6

申请日：2001-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 安正华 ,  张苗 ,  林成鲁 ,  刘卫丽 ,  沈勤我

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/02 ,  H01L21/20

Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe－OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV～1MeV,剂量为1016～1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300～600℃下热处理,是键合片从气泡层处裂开,最后在800～1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。

公开(公告)号：CN113078052B

公开(公告)日：2024-06-18

申请号：CN202110321724.6

申请日：2021-03-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  薛忠营 ,  田子傲 ,  张苗

IPC: H01L21/28 ,  H01L21/285 ,  H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种晶体管结构及其制备方法，该方法包括：提供一基底；形成石墨烯层于基底的上表面；形成源漏电极层及栅极结构于石墨烯层的上表面；形成支撑层；将由源漏电极层、栅极结构及支撑层组成的复合结构从石墨烯层表面机械剥离；将复合结构转移至目标衬底；去除支撑层，并使源漏电极层及栅极结构留在目标衬底的表面。本发明通过在石墨烯上沉积电极层及栅介质层，利用石墨烯与电极层、栅介质层间较弱的范德华接触易于剥离的特点，实现晶体管结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了晶体管结构的可应用范围，减少了晶体管结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低制作成本。

公开(公告)号：CN113078053B

公开(公告)日：2024-02-27

申请号：CN202110331144.5

申请日：2021-03-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  薛忠营 ,  田子傲 ,  张苗

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供一种顶栅结构的制备方法及半导体结构，该制备方法包括以下步骤：提供一基底，并依次形成石墨烯层、栅介质层、至少一栅电极层及支撑层；将由栅介质层、栅电极层及支撑层组成的叠层结构从石墨烯层表面机械剥离；将叠层结构转移至目标衬底，栅介质层与目标衬底的表面接触；去除支撑层，并使由栅介质层及栅电极层组成的顶栅结构留在目标衬底的表面。本发明通过在石墨烯上制作顶栅结构，利用石墨烯与栅介质材料间较弱的范德华接触易于剥离的特点，实现任意顶栅结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了顶栅结构的可应用范围，减少了顶栅结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低顶栅结构的制作成本。