-
公开(公告)号：CN108807390B
公开(公告)日：2023-08-08
申请号：CN201810384325.2
申请日：2018-04-26
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及半导体器件及其制造方法。本发明是为了提高半导体器件的性能。半导体器件包括半导体衬底、形成在半导体衬底中的p型阱区域、形成在p型阱区域上方的第一绝缘层、形成在第一绝缘层上方的半导体层、形成在半导体层上方的第二绝缘层以及形成在第二绝缘层上方的导体层。第一电容元件包括半导体层、第二绝缘层和导体层，而第二电容元件包括p型阱区域、第一绝缘层和半导体层，其中半导体衬底和半导体层中的每个都包括单晶硅层。
-
公开(公告)号：CN116544264A
公开(公告)日：2023-08-04
申请号：CN202310036968.9
申请日：2023-01-10
Applicant: 瑞萨电子株式会社
Inventor： 守屋太郎
IPC: H01L29/06 , H01L27/088 , H01L21/8234
Abstract: 本公开涉及一种半导体装置及其制造方法，其中半导体衬底具有彼此相对的第一主表面和第二主表面，并且包括衬底主体和外延层。第一功率MOSFET形成在半导体衬底中限定的第一区域中，并且第二功率MOSFET形成在半导体衬底中限定的第二区域中。位于第一主表面的第一部分和第二主表面的第一部分之间的第一区域中的外延层的厚度，小于位于第一主表面的第二部分和第二主表面的第二部分之间的第二区域中的外延层的厚度。
-
公开(公告)号：CN116544227A
公开(公告)日：2023-08-04
申请号：CN202310017127.3
申请日：2023-01-06
Applicant: 瑞萨电子株式会社
IPC: H01L25/18 , H02J7/00 , H01L25/07 , H01L23/52 , H03K17/687
Abstract: 本公开涉及半导体器件和电路设备。提高了半导体器件的性能。减少了使用半导体器件作为开关的电路设备的损耗。一种半导体器件(100)包括：具有p型第一MOSFET(1Q)和第一寄生二极管(D1)的第一半导体芯片(CHP1)；以及具有n型第二MOSFET(2Q)和第二寄生二极管(D2)的第二半导体芯片(CHP2)。在第一半导体芯片(CHP1)和第二半导体芯片(CHP2)的前表面上，分别形成有第一源电极(SE1)和第一栅极布线(GW1)以及第二源电极和第二栅极布线。在第一半导体芯片和第二半导体芯片的后表面上，分别形成有第一漏电极(DE1)和第二漏电极(DE2)。第二后表面(BS2)和第一前表面(TS1)彼此面对，使得第二漏电极(DE2)和第一源电极(SE1)经由导电膏彼此接触。
-
公开(公告)号：CN107832246B
公开(公告)日：2023-08-04
申请号：CN201710699221.6
申请日：2017-08-16
Applicant: 瑞萨电子株式会社
Inventor： 鹿又一人
Abstract: 本公开涉及半导体装置。本发明提供了一种即使当串行数据的传送速率改变时也能适当地执行均衡的半导体装置。一种半导体装置，包括：加法电路，将输入数据和反馈数据相加并输出加和数据；第一采样电路，对来自所述加法电路的所述加和数据进行采样并输出采样数据；乘法电路，将来自所述第一采样电路的所述采样数据乘以抽头系数以产生所述反馈数据；抽头系数确定电路，在来自所述第一采样电路的所述采样数据的基础上确定所述抽头系数；以及校准电路，调整自所述第一采样电路输出所述采样数据直到与所输出的采样数据相对应的所述加和数据被供应给所述第一采样电路为止的延迟时间。
-
公开(公告)号：CN116488515A
公开(公告)日：2023-07-25
申请号：CN202310055552.1
申请日：2023-01-19
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及半导体设备、电机驱动系统及其控制方法。该半导体设备包括：电流检测电路，被配置为通过驱动电路的驱动来检测流过三相电机的电流；以及控制器，其被配置为基于检测到的电流来控制驱动电路。控制器被配置为在三相电机静止时控制通电模式，以使得检波电流从驱动电路顺序地流向三相电机的每个相位，从而从由电流检测电路检测到的所述检波电流中获得第一相间电流差、第二相间电流差和第三相间电流差，其中的每个是在彼此相反的方向上流动的检波电流之间的差异，基于第一、第二和第三相间电流差之间的幅值关系来确定通电模式。
-
Patent Agency Ranking
公开(公告)号：CN107180830B
公开(公告)日：2023-07-18
申请号：CN201710140718.4
申请日：2017-03-10
Applicant: 瑞萨电子株式会社
IPC: H01L27/088
Abstract: 本发明提供一种受噪声影响较小而不使制造工艺更复杂并且不增加芯片面积的半导体装置。所述半导体装置包括：具有第一表面和第二表面的半导体衬底；在所述半导体衬底中位于所述第二表面侧的第一导电型漏区；位于衬底区的第一表面侧的第一导电型漂移区；位于所述漂移区的第一表面侧的第二导电型基区；位于所述半导体衬底的第一表面上的第一导电型源区，该源区将基区夹在该源区和所述漂移区之间；与所述基区相对并绝缘的栅电极；位于第一主表面上且与所述源区电连接的配线；以及，位于第一主表面上的第一导电膜，该第一导电膜与所述配线相对并绝缘，并且与所述衬底区电连接。
-
公开(公告)号：CN109753454B
公开(公告)日：2023-07-07
申请号：CN201811284034.2
申请日：2018-10-31
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及半导体装置以及包含半导体装置的半导体系统。所述半导体装置包括：ECC解码器，其使用用于数据的错误检测码对所述数据执行诊断；ECC编码器，其针对与占构成所述数据的多个位的一部分的位范围等同的第一数据块生成错误检测码并且针对与占所述位的剩余部分的位范围等同的第二数据块生成错误检测码；以及诊断电路，其在所述ECC解码器尚未检测到所述数据中的错误时将所述数据的对应于所述第一数据块的一部分与用于生成所述第一错误检测码的所述第一数据块进行比较，并且将所述数据的对应于所述第二数据块的一部分与用于生成所述第二错误检测码的所述第二数据块进行比较。
-
公开(公告)号：CN116364129A
公开(公告)日：2023-06-30
申请号：CN202211655658.7
申请日：2022-12-21
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及半导体装置及存储电路测试方法。在安装在半导体装置中的SRAM电路中，电源电压降低电路生成通过降低外部电源电压而获得的降低电压。第一电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为供应给字线驱动器的驱动电压。第二电源电压选择电路选择所述外部电源电压和所述降低电压中的一个电压作为向存储单元供应操作电压的电源线的电压。
-
公开(公告)号：CN116345857A
公开(公告)日：2023-06-27
申请号：CN202211642304.9
申请日：2022-12-20
Applicant: 瑞萨电子株式会社
Inventor： 田岛英幸
Abstract: 本公开涉及一种半导体装置。包括：恒定电流生成电路单元；第一电流镜像电路单元，以恒定电流作为输入电流并且生成第一镜像电流作为镜像电流；电平移位电路单元，包括箝位晶体管以及串联连接到箝位晶体管并且其中流经第一镜像电流的晶体管，第一镜像电流在箝位晶体管的漏极与源极之间流动，恒定电流生成电路单元的电源电压被施加到箝位晶体管的基极；第二电流镜像电路单元，具有作为输入级的晶体管以及其中流经复制第一镜像电流的第二镜像电流的作为输出级的晶体管；以及误差吸收电路单元，连接到第二电流镜像电路单元中的输出级晶体管的用于输出第二镜像电流的端子。
-
-
-
-
-
-
-
-
Search Results
4889
records
(took 0.061 seconds)
