-
公开(公告)号：CN101872837A
公开(公告)日：2010-10-27
申请号：CN200910082890.4
申请日：2009-04-22
Applicant: 北京大学
Abstract: 本发明涉及微电子半导体技术领域，公开了一种阻变层和具有该阻变层的阻变存储器及制备工艺。通过在阻变存储器的底电极上连续淀积三层金属薄膜形成合金层，然后形成阻变层的工艺方法，实现了对阻变层中细丝导电通道产生的有效控制，从而改善了阻变存储器的一致性。本发明能与传统的半导体生产工艺相兼容，工艺简单，生产成本低。
-
公开(公告)号：CN101777436A
公开(公告)日：2010-07-14
申请号：CN201010034370.9
申请日：2010-01-20
Applicant: 北京大学
CPC classification number: H01G9/2077 , H01G9/2031 , H01G9/2059 , Y02E10/542
Abstract: 本发明公开了一种染料敏化太阳能电池的封装方法，其包括步骤：采用丝网印刷技术将TiO2纳米颗粒浆料印在制作工作电极的FTO导电玻璃上，形成若干相互隔离的矩形片状TiO2薄膜；将S1中印刷完成的TiO2薄膜进行烧结并置于染料中浸泡；在液态封装胶内掺入一定比例的间隔剂作为封装材料，并将所述封装材料均匀涂覆于所述TiO2薄膜的间隔中；将对电极覆盖于所述工作电极上并施加均匀压力；将电解质注入到封装材料限定的空间后密封，并完成封装材料的固化。该方案能够提高染料敏化太阳能电池的性能和使用寿命，有助于高效大面积电池的生产加工。
-
公开(公告)号：CN101281952A
公开(公告)日：2008-10-08
申请号：CN200810105175.3
申请日：2008-04-29
Applicant: 北京大学
Abstract: 本发明公开了一种具有稳定阻变特性的材料及阻变存储器，属于半导体非挥发性存储器技术领域。该材料为掺入+3价金属元素离子的HfO2、ZrO2或CeO2薄膜。阻变材料中HfO2、ZrO2和CeO2是晶格结构稳定，缺陷态较少的材料，Hf、Zr、Ce离子均呈+4价。在HfO2、ZrO2或CeO2中掺入+3价的金属元素离子，可以人为地引入缺陷。因此，通过使用掺入+3价金属元素离子的HfO2、ZrO2或CeO2薄膜作阻变层，人为地控制缺陷产生的浓度，可有效地提高阻变存储的稳定性和可控性。
-
公开(公告)号：CN100390901C
公开(公告)日：2008-05-28
申请号：CN200610011766.5
申请日：2006-04-21
Applicant: 北京大学深圳研究生院
IPC: G11C11/409 , G11C11/22
Abstract: 本发明提供一种铁电动态随机存储器单管单元阵列的编程方法，属于半导体集成电路设计和制造技术领域。该方法在对选中单元进行编程操作的过程中，对非选中单元的字线、位线和源线都施加禁止编程电压，使实现单管单元阵列结构可加的编程电压的范围进一步增大，从而获得更大的存储窗口，对铁电材料本身来说也更容易实现。
-
公开(公告)号：CN101162759A
公开(公告)日：2008-04-16
申请号：CN200710176750.4
申请日：2007-11-02
Applicant: 北京大学
Abstract: 本发明提供了一种电阻式随机存储器的存储单元及其制备方法，属于微电子半导体技术领域。该存储单元包括衬底和金属－绝缘体－金属(MIM)结构电阻器，MIM结构电阻器的顶电极为氮化钛，绝缘体为氧化锌薄膜。本发明由于采用了氮化钛/氧化锌组合结构，在直流电压连续扫描激励下表现出优异的高低电阻态之间的转变和记忆特性。本发明还进一步提供了上述存储单元的制备方法，该方法包括：选择二氧化硅或硅为衬底材料，利用溅射法在衬底上制备底电极；在底电极上制备氧化锌薄膜；利用溅射法在氧化锌薄膜上制备氮化钛薄膜，利用光刻、刻蚀方法将所述氮化钛薄膜制备出电极图形；最后再利用湿法腐蚀或者干法刻蚀方法在上一步已获得的结构基础上制得器件结构。
-
Patent Agency Ranking
公开(公告)号：CN1832114A
公开(公告)日：2006-09-13
申请号：CN200610011369.8
申请日：2006-02-24
Applicant: 北京大学
IPC: H01L21/28 , H01L21/336 , H01L21/02
Abstract: 本发明提供一种用于改进高K栅介质MOS晶体管性能的衬底处理方法，属于半导体集成电路及其制造技术领域。该方法包括：在制备MOS晶体管工艺中，在高K栅介质淀积之前，首先进行利用RCA溶液和DHF溶液对衬底Si进行预清洗工艺处理，清洗衬底以去除衬底表面的有机物、金属离子、颗粒物和自然氧化层；然后再用NH4F溶液对衬底表面进行进一步的清洗处理，使衬底表面形成稳定、平整的微结构后，立即装入高K栅介质淀积系统进行高K栅介质层的淀积。与现有技术相比，采用本发明制备的MOSFET器件的沟道载流子迁移率等性能得到明显提高。
-
公开(公告)号：CN1567595A
公开(公告)日：2005-01-19
申请号：CN03137771.8
申请日：2003-06-24
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了半导体集成电路制造技术领域中一种双栅金属氧化物半导体晶体管及其制备方法，目的是提供一种自对准的电分离双栅金属氧化物半导体晶体管(MOS晶体管)。本发明所提供的双栅金属氧化物半导体晶体管，包括硅衬底及其上的绝缘介质层、源/漏区、沟道(体)区、栅介质层、栅电极。其特征在于：所述沟道区为所述绝缘介质层上一垂直于所述硅衬底的硅墙；所述沟道区左右两侧对称地依次纵向排列所述栅介质层、栅电极；分布在所述沟道区左右两侧的栅电极相互自对准且电分离。本发明还提供了制备该双栅MOS晶体管的方法。本发明的双栅MOS晶体管避免了产生寄生元件，使得其在高速低功耗集成电路上的应用潜力得以充分发挥。
-
公开(公告)号：CN1567590A
公开(公告)日：2005-01-19
申请号：CN03137743.2
申请日：2003-06-23
Applicant: 北京大学
IPC: H01L27/092 , H01L29/78 , H01L21/8238
Abstract: 本发明公开了一种互补金属氧化物半导体集成电路，其目的是提供一种在相同器件尺寸条件下能增加集成电路密度和提高集成电路性能的互补金属氧化物半导体集成电路技术。本发明所提供的互补金属氧化物半导体电路，包括nMOS场效应晶体管和pMOS场效应晶体管在内的半导体器件本体，所述pMOS器件位于所述nMOS器件之上，双方共享同一栅电极；pMOS器件为自对准双栅或环栅结构；pMOS器件与nMOS器件的沟道区相互自对准。本发明还提供了该互补金属氧化物半导体集成电路的两种制备方法。本发明为增加集成电路密度和提高集成电路的性能提供一种新的技术途径。
-
公开(公告)号：CN119300431A
公开(公告)日：2025-01-10
申请号：CN202411376231.2
申请日：2024-09-29
Applicant: 京东方科技集团股份有限公司 , 北京大学
Abstract: 本发明提供一种晶体管结构及其制作方法、驱动方法、显示面板，涉及显示技术领域，用于提升晶体管结构的特性稳定性。所述晶体管结构包括：衬底基板，以及设置于所述衬底基板上的沟道部分和栅极层，所述沟道部分在所述衬底基板上的正投影与所述栅极层在所述衬底基板上的正投影交叠；所述晶体管结构还包括：具有导电性的浮栅层，所述浮栅层位于所述沟道部分和所述栅极层之间。
-
公开(公告)号：CN118569332A
公开(公告)日：2024-08-30
申请号：CN202410669696.0
申请日：2024-05-28
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0495 , G11C11/54 , G06F15/78 , G06F7/544
Abstract: 本发明公开一种神经网络专用存内计算读出装置及其控制方法，涉及集成电路设计技术领域，电流传感电路依次进行电导转换、电流缩小和电流相减，得到处理后电流，积分触发电路基于处理后电流对积分电容进行积分，得到总电压，总电压为当前量化周期的处理后电流产生的积分电压和上一量化周期的残余电压的和值，同时产生正向计数脉冲或负向计数脉冲，双向计数器电路在接收到正向计数脉冲或负向计数脉冲时，令上一量化周期的计数值加1或减1，得到当前量化周期的计数值，并在当前量化周期为最后一个量化周期时，根据当前量化周期的计数值确定当前量化周期的激活值。本发明通过引入残余量累积功能来显著降低量化误差。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.021 seconds)
