-
公开(公告)号：CN114464574A
公开(公告)日：2022-05-10
申请号：CN202111618101.1
申请日：2021-12-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明涉及一种利用浅槽沟道隔离制造电源线的方法。一种利用浅槽沟道隔离制造电源线的方法，包括下列步骤：提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管；在所述PMOS区域和所述NMOS区域形成鳍片；在所述鳍片间填充隔离材料，形成浅沟槽隔离；在所述浅沟槽隔离中刻蚀出沟槽；在所述沟槽内掩埋电源线。进行后续工艺。本发明在浅沟槽隔离中预先掩埋电源线，避免了后制程中金属线过于拥挤导致的宽度受限、光刻工艺窗口小、电流短路、散热差等问题，进而缩小了标准单元面积，提高了性能。
-
公开(公告)号：CN113422296A
公开(公告)日：2021-09-21
申请号：CN202110552574.X
申请日：2021-05-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种合束装置、激光加工设备和激光退火方法，涉及激光退火技术领域，用于降低激光退火时工艺区和非工艺区之间热预算差。所述合束装置用于对波长不同的预热光束和工艺光束进行合束，包括光束整形元件和半透半反光学元件；所述光束整形元件用于将预热光束转换为环形光束，并向所述半透半反光学元件提供所述环形光束；所述半透半反光学元件用于反射所述环形光束和透射所述工艺光束，使得所述环形光束套设所述工艺光束上。
-
公开(公告)号：CN113421836A
公开(公告)日：2021-09-21
申请号：CN202110535988.1
申请日：2021-05-17
Applicant: 中国科学院微电子研究所
IPC: H01L21/67 , H01L21/268
Abstract: 本发明公开一种激光退火设备及激光退火方法，涉及激光退火技术领域，使得退火更加均匀，并且腔室占用面积小，节约成本。所述激光退火设备包括激光器、密封腔、设置在密封腔内的旋转承载机构、以及与密封腔驱动连接的直线移动机构。旋转承载机构用于单个承载待退火元件。激光器与密封腔分离设置，用于向待退火元件发射退火激光。旋转承载机构用于驱动待退火元件相对激光器旋转。直线移动机构用于驱动密封腔沿直线方向做往复运动，以使待退火元件相对激光器作直线运动。直线方向与旋转承载机构的旋转轴线不平行。
-
公开(公告)号：CN113380942A
公开(公告)日：2021-09-10
申请号：CN202110610839.7
申请日：2021-05-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种约瑟夫森结的制备方法及约瑟夫森结，包括以下步骤：提供一衬底，在衬底上形成牺牲层，在牺牲层上形成感光层，在牺牲层中形成第一沟道，在感光层中形成第二沟道；衬底在第一沟道、第二沟道处形成衬底暴露区；在衬底暴露区、感光层表面形成第一超导金属材料层；氧化第一超导金属材料层，形成第一绝缘材料层；去除牺牲层和感光层；去除第一超导金属材料层表面的第一绝缘材料层；氧化第一超导金属材料层，形成第二绝缘材料层；在第二绝缘材料层表面、衬底表面形成第二超导金属材料层；图形化第二超导金属材料层，刻蚀至第二绝缘材料层，第二超导金属材料层与带有第二绝缘材料层的第一超导金属材料层交叉形成约瑟夫森结。
-
公开(公告)号：CN113380761A
公开(公告)日：2021-09-10
申请号：CN202110525480.3
申请日：2021-05-13
Applicant: 中国科学院微电子研究所
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明公开了一种半导体器件及其制备方法，半导体器件包括：介质层；第一凹槽，位于介质层内；第二凹槽，位于介质层内，第一凹槽的线宽小于预设宽度，第二凹槽的线宽大于预设宽度；第一金属层，位于第一凹槽内和第二凹槽的底部和侧壁；第二金属层，位于第二凹槽内。实现了既满足大尺寸互连结构性能要求又满足小尺寸互连结构性能要求的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN113380698A
公开(公告)日：2021-09-10
申请号：CN202110523241.4
申请日：2021-05-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/768 , H01L23/532
Abstract: 本申请实施例提供了一种空气隙制作方法、空气隙和电子设备，其中，空气隙制作方法包括：在衬底层上形成第一介质层；在所述第一介质层上形成沟槽；在所述沟槽内填充导电材料，形成桥撑结构；基于所述桥撑结构，形成空气隙；其中，部分所述桥撑结构伸出所述沟槽外。本发明提供的空气隙的制作方法，通过在第一介质层上刻蚀沟槽，在沟槽内填充导体材料形成桥撑结构，可以通过控制导体材料填充的高度控制空气隙的大小，可以通过控制沟槽的形状控制空气隙的形状，同时无需对介质层进行二次刻蚀即可形成空气隙，能够提高介质层的机械强度。
-
公开(公告)号：CN113345841A
公开(公告)日：2021-09-03
申请号：CN202110566391.3
申请日：2021-05-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092 , H01L29/16 , H01L29/43 , H01L21/8239 , H01L27/105
Abstract: 本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响第一器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的互连尺度，提升了数据访存带宽和计算能效。
-
公开(公告)号：CN113224232A
公开(公告)日：2021-08-06
申请号：CN202110454799.1
申请日：2021-04-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种基于底电极垂直向电压控制的SOT‑MRAM及制造、写入方法，属于半导体器件及其制造技术领域，解决了现有技术中SOT‑MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。包括铁电薄膜层，设置有两个金属电极，通过两个金属电极向铁电薄膜层施加第一电压；底电极，位于铁电薄膜层之上并设置于铁电薄膜层中部，呈长条形，在底电极两端施加第二电压；隧道结，位于底电极之上并设置于底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层；其中，两个金属电极相对设置在铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且两个边缘位于底电极长边方向的两侧，通过所述两个金属电极施加第一电压的方向与底电极长边方向垂直。
-
公开(公告)号：CN113178414A
公开(公告)日：2021-07-27
申请号：CN202110261633.8
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
IPC: H01L21/768 , H01L21/336
Abstract: 本发明涉及一种碳化硅欧姆接触结构的形成方法及MOS晶体管的制备方法。一种碳化硅欧姆接触结构的形成方法，包括：提供表面具有碳化硅(SiC)层的半导体结构；在所述碳化硅层注入重离子，使表面形成非晶层；然后在所述非晶层的表面沉积金属层；进行退火处理，退火温度为400～1000℃。本发明能促进金属硅化反应的进行，也有利于掺杂杂质在更低温度下激活，从而大幅降低欧姆接触结构的电阻率。
-
公开(公告)号：CN113130309A
公开(公告)日：2021-07-16
申请号：CN202110396009.9
申请日：2021-04-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/265 , H01L21/304 , H01L21/324
Abstract: 本申请提供一种掺杂缺陷去除方法，提供半导体结构，半导经过离子注入和退火处理，半导体结构具有尖角，且尖角处存在缺陷，之后，可以对半导体结构进行低温氧化，以氧化尖角处的缺陷，由于缺陷处存在更多的悬挂键，活性较高，因此比较容易被氧化，之后可以去除半导体结构中被氧化的部分，这样可以有效去除半导体结构掺杂时形成的缺陷，有利于提高器件性能。
-
-
-
-
-
-
-
-
-
Search Results
525
records
(took 0.041 seconds)
