-
公开(公告)号：CN103280526B
公开(公告)日：2015-03-11
申请号：CN201310206768.X
申请日：2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层，包括主要层和辅助层；所述辅助层位于所述主要层的上面；所述主要层的厚度大于辅助层的厚度；所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成；所述辅助层由金属氧化物Bx2Oy2构成；x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单，性能优越，工艺复杂度低，节约了生产成本。
-
公开(公告)号：CN104241393A
公开(公告)日：2014-12-24
申请号：CN201410428650.6
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78642 , H01L29/66742 , H01L29/78693 , H01L29/78696
Abstract: 本发明提供了一种玻璃衬底或者塑料衬底上制备薄膜晶体管的方法，属于半导体行业、平板显示领域。该薄膜晶体管采用氧化锌锡/氧化铟锡/氧化锌锡三层沟道，可有效提高薄膜晶体管的性能，降低了工业制造成本，使制备工艺更加绿色环保。而且本发明器件显示出优良的电学和光学特性，进一步说明该晶体管能运用于可穿戴电子产品等柔性显示技术。
-
公开(公告)号：CN104201205A
公开(公告)日：2014-12-10
申请号：CN201410427814.3
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L29/10 , H01L21/336 , H01L21/28
CPC classification number: H01L29/42392 , H01L29/1033 , H01L29/66666
Abstract: 一种结合垂直沟道、芯-壳结构和无结结构的环栅场效应晶体管，包括：垂直方向的环状半导体芯，垂直方向的环状半导体壳，环状栅电极，环状栅介质层，芯源区，芯漏区，壳源区，壳漏区，半导体衬底；其中，芯源区位于垂直芯沟道的底部，与衬底相接，芯漏区位于垂直芯沟道的顶部；壳源区位于垂直壳沟道的底部，与衬底相接，壳漏区位于垂直壳沟道的顶部；壳沟道呈环状围绕住芯沟道；壳沟道外环绕着栅介质层；栅介质层外环绕着栅电极。本发明利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，利用锗芯增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104157687A
公开(公告)日：2014-11-19
申请号：CN201410392305.1
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7839 , H01L29/0607 , H01L29/1037 , H01L29/36 , H01L29/4236 , H01L29/66666 , H01L29/7827
Abstract: 一种结合垂直沟道、异类杂质分凝和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；其中，源区位于垂直沟道的底部，与衬底相接，杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部，杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成肖特基接触；所述杂质分凝区和杂质分凝区的杂质选自异类材质，即：杂质分凝区的杂质选自于p型材料时，杂质分凝区的杂质选自于n型材料；杂质分凝区的杂质选自于n型材料时，杂质分凝区的杂质选自于p型材料。
-
公开(公告)号：CN103915464A
公开(公告)日：2014-07-09
申请号：CN201410093949.0
申请日：2014-03-13
Applicant: 北京大学
Abstract: 本发明公开了一种基于透明RRAM栅控薄膜晶体管的1T1R阵列及其制备方法，所述1T1R阵列包括逻辑电路、信号输入电路、信号输出电路、电源Vdd；其中所述逻辑电路包括1T1R单元、第一晶体管；所述1T1R单元包括阻变电阻和第二晶体管。所述逻辑电路连接信号输入电路以及信号输出电路。本发明通过晶体管与阻变电阻的连接关系设计，实现了1T1R阵列复杂的逻辑功能。
-
Patent Agency Ranking
公开(公告)号：CN102655211B
公开(公告)日：2013-12-25
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN102709306A
公开(公告)日：2012-10-03
申请号：CN201210195545.3
申请日：2012-06-13
Applicant: 北京大学
Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
-
公开(公告)号：CN102655211A
公开(公告)日：2012-09-05
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN102592838A
公开(公告)日：2012-07-18
申请号：CN201210062398.2
申请日：2012-03-09
Applicant: 北京大学
CPC classification number: Y02E10/542 , Y02E10/549
Abstract: 本发明公开了一种染料敏化太阳能电池的叠层纳米半导体薄膜电极，涉及染料敏化太阳能电池技术领域，所述电极包括导电基底，还包括在所述导电基底的上表面从下至上依次设置的第一纳米薄膜层、第二纳米薄膜层、以及第三纳米薄膜层，所述第一纳米薄膜层、第二纳米薄膜层、以及第三纳米薄膜层中的纳米颗粒直径依次逐渐增大。本发明通过所述第一纳米薄膜层、第二纳米薄膜层、以及第三纳米薄膜层中的纳米颗粒直径依次逐渐增大的梯度结构设计，增强了太阳光的散射作用，从而提高了纳米半导体薄膜电极对太阳光的利用率，以增大DSSC的光电转换效率。
-
公开(公告)号：CN102544108A
公开(公告)日：2012-07-04
申请号：CN201210008323.6
申请日：2012-01-12
Applicant: 北京大学
IPC: H01L29/786 , H01L29/06 , H01L21/77
Abstract: 本发明公开了一种氧化锌薄膜晶体管的制备方法，该方法首先利用半导体缓冲层来增加源、漏电极与沟道材料的接触面积，减小源漏接触电阻，然后采用剥离工艺将连续生长的沟道层、栅介质层和栅电极层一起剥离。本发明简化了制造流程，有效减小了源漏端接触电阻，而且关键的沟道层、栅介质层和栅电极层这三层的生长过程完全没有脱离真空环境。本发明提高了器件特性，优化了效率以及成品率。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.024 seconds)
