-
公开(公告)号：CN104157687B
公开(公告)日：2017-06-27
申请号：CN201410392305.1
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种结合垂直沟道、异类杂质分凝和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；其中，源区位于垂直沟道的底部，与衬底相接，杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部，杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成肖特基接触；所述杂质分凝区和杂质分凝区的杂质选自异类材质，即：杂质分凝区的杂质选自于p型材料时，杂质分凝区的杂质选自于n型材料；杂质分凝区的杂质选自于n型材料时，杂质分凝区的杂质选自于p型材料。
-
公开(公告)号：CN104201205B
公开(公告)日：2017-05-03
申请号：CN201410427814.3
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L29/10 , H01L21/336 , H01L21/28
Abstract: 一种结合垂直沟道、芯‑壳结构和无结结构的环栅场效应晶体管，包括：垂直方向的环状半导体芯，垂直方向的环状半导体壳，环状栅电极，环状栅介质层，芯源区，芯漏区，壳源区，壳漏区，半导体衬底；其中，芯源区位于垂直芯沟道的底部，与衬底相接，芯漏区位于垂直芯沟道的顶部；壳源区位于垂直壳沟道的底部，与衬底相接，壳漏区位于垂直壳沟道的顶部；壳沟道呈环状围绕住芯沟道；壳沟道外环绕着栅介质层；栅介质层外环绕着栅电极。本发明利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，利用锗芯增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104134701B
公开(公告)日：2017-05-03
申请号：CN201410392233.0
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/812 , H01L21/338 , H01L29/417 , H01L29/06
Abstract: 杂质分凝肖特基源漏器件，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；源区位于垂直沟道的底部，与衬底相接；杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部；杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成相同势垒高度的肖特基接触；源端和漏端杂质分凝区为同种杂质高掺杂区域。该结构利用肖特基势垒源漏结构降低了热预算、减小了漏电流、简化了工艺要求，利用杂质分凝减薄了势垒、增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104241397A
公开(公告)日：2014-12-24
申请号：CN201410428648.9
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/812 , H01L21/338 , H01L29/41
CPC classification number: H01L29/78 , H01L29/41733 , H01L29/4975 , H01L29/66477
Abstract: 一种双层源/漏肖特基势垒结构的MOS晶体管，包括半导体衬底、沟道区；下层金属硅化物源区、下层金属硅化物漏区；上层金属硅化物源区、上层金属硅化物漏区；栅介质层和控制栅；其中，沟道区呈长方体状，一侧与上、下两层金属硅化物源区相接，另一侧与上、下两层金属硅化物漏区连接；沟道区位于控制栅和栅介质层的下方；上层源区和上层漏区金属硅化物为低肖特基势垒的同种材料；下层源区和下层漏区金属硅化物为高肖特基势垒的同种材料；上下源漏之间金属硅化物材料不同；上层金属硅化物的厚度小于下次硅化物的厚度。所述的晶体管利用双层肖特基势垒提高了开态电流、抑制了漏电流、解决了超薄体的工艺限制。
-
公开(公告)号：CN104201195A
公开(公告)日：2014-12-10
申请号：CN201410429391.9
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/10 , H01L21/336
CPC classification number: H01L29/78 , H01L29/1037 , H01L29/66477
Abstract: 一种结合垂直沟道和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区(2)位于垂直沟道(4)的底部，与衬底(1)相接，漏区(3)位于垂直沟道(4)的顶部，栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4)；源区(2)和漏区(3)与沟道(4)采用相同类型和浓度的杂质掺杂。本发明所述的晶体管利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
Patent Agency Ranking
公开(公告)号：CN104134697A
公开(公告)日：2014-11-05
申请号：CN201410392235.X
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/78 , H01L29/786 , H01L29/47 , H01L21/336
CPC classification number: H01L29/7839 , H01L29/1079 , H01L29/42356 , H01L29/47 , H01L29/66477 , H01L29/66969 , H01L29/7828
Abstract: 一种结合垂直沟道和非对称肖特基势垒源/漏结构的环栅MOS晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区位于垂直沟道(4)的底部，与衬底相接；漏区位于垂直沟道的顶部；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成不同势垒高度的肖特基接触；源漏所用金属材料不同。在与现有CMOS工艺兼容并且保持了传统GAA各种优点的条件下，该结构利用非对称肖特基势垒源/漏结构减小了漏电流、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104157686B
公开(公告)日：2017-02-15
申请号：CN201410392105.6
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种结合垂直沟道和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区(2)位于垂直沟道(4)的底部，与衬底(1)相接；漏区(3)位于垂直沟道绕住垂直沟道(4)；源区(2)和漏区(3)分别与沟道(4)形成相同势垒高度的肖特基接触；源漏所用金属材料相同。该结构利用肖特基势垒源/漏结构降低了热预算、减小了串联电阻和寄生电容、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。(4)的顶部；栅介质层(5)和栅电极(6)呈环状围
-
公开(公告)号：CN104157686A
公开(公告)日：2014-11-19
申请号：CN201410392105.6
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7839 , H01L29/1037 , H01L29/4236 , H01L29/66666 , H01L29/7827
Abstract: 一种结合垂直沟道和肖特基势垒源/漏结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区(2)位于垂直沟道(4)的底部，与衬底(1)相接；漏区(3)位于垂直沟道(4)的顶部；栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4)；源区(2)和漏区(3)分别与沟道(4)形成相同势垒高度的肖特基接触；源漏所用金属材料相同。该结构利用肖特基势垒源/漏结构降低了热预算、减小了串联电阻和寄生电容、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104134701A
公开(公告)日：2014-11-05
申请号：CN201410392233.0
申请日：2014-08-11
Applicant: 北京大学
IPC: H01L29/812 , H01L21/338 , H01L29/417 , H01L29/06
CPC classification number: H01L29/7828 , H01L29/0603 , H01L29/66666 , H01L29/7839
Abstract: 杂质分凝肖特基源漏器件，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；源区位于垂直沟道的底部，与衬底相接；杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部；杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成相同势垒高度的肖特基接触；源端和漏端杂质分凝区为同种杂质高掺杂区域。该结构利用肖特基势垒源漏结构降低了热预算、减小了漏电流、简化了工艺要求，利用杂质分凝减薄了势垒、增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
-
公开(公告)号：CN104201195B
公开(公告)日：2017-02-15
申请号：CN201410429391.9
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/10 , H01L21/336
Abstract: 一种结合垂直沟道和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区(2)位于垂直沟道(4)的底部，与衬底(1)相接，漏区(3)位于垂直沟道(4)的顶部，栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4)；源区(2)和漏区(3)与沟道(4)采用相同类型和浓度的杂质掺杂。本发明所述的晶体管利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。(4)，一个环状栅电极(6)，一个环状栅介质层
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
