-
公开(公告)号：CN103915464A
公开(公告)日：2014-07-09
申请号：CN201410093949.0
申请日：2014-03-13
Applicant: 北京大学
Abstract: 本发明公开了一种基于透明RRAM栅控薄膜晶体管的1T1R阵列及其制备方法，所述1T1R阵列包括逻辑电路、信号输入电路、信号输出电路、电源Vdd；其中所述逻辑电路包括1T1R单元、第一晶体管；所述1T1R单元包括阻变电阻和第二晶体管。所述逻辑电路连接信号输入电路以及信号输出电路。本发明通过晶体管与阻变电阻的连接关系设计，实现了1T1R阵列复杂的逻辑功能。
-
公开(公告)号：CN103762227A
公开(公告)日：2014-04-30
申请号：CN201410031240.8
申请日：2014-01-22
Applicant: 北京大学
IPC: H01L29/10 , H01L29/24 , H01L29/786 , H01L21/34
CPC classification number: H01L29/1029 , H01L29/24 , H01L29/66969 , H01L29/78693
Abstract: 本发明属于半导体器件领域，提供一种氧化物薄膜，其为Ba-Zn-Sn-O氧化物薄膜，氧化物中各元素的摩尔比为Ba：Zn:Sn=0.4～0.6:1.8～2.2:2。本发明还提供含有所述氧化物薄膜的晶体管及其制备方法。采用基于Ba-Zn-Sn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的控制能力，提高开关比，显著增加迁移率，优化亚阈值斜率，在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围。
-
公开(公告)号：CN102655211B
公开(公告)日：2013-12-25
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN102841300A
公开(公告)日：2012-12-26
申请号：CN201210342022.7
申请日：2012-09-14
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种测试MOS器件温度特性的结构及方法，所述结构包括：一个自带加热结构的待测试MOS器件和一个PN结，所述加热结构为围绕在MOS器件和PN结周围，且在一侧有开口的框型电阻结构。通过利用加热结构快速升温的特点，对MOS器件的局部进行加热，使得升温效果显著加快；只在进行一次温度校准后，通过改变施加在加热结构两端的电流或者电压，使得MOS器件的温度特性的测试一次性就能够完成，提高了温度特性测试的效率。
-
公开(公告)号：CN101872837B
公开(公告)日：2012-11-21
申请号：CN200910082890.4
申请日：2009-04-22
Applicant: 北京大学
Abstract: 本发明涉及微电子半导体技术领域，公开了一种阻变层和具有该阻变层的阻变存储器及制备工艺。通过在阻变存储器的底电极上连续淀积三层金属薄膜形成合金层，然后形成阻变层的工艺方法，实现了对阻变层中细丝导电通道产生的有效控制，从而改善了阻变存储器的一致性。本发明能与传统的半导体生产工艺相兼容，工艺简单，生产成本低。
-
Patent Agency Ranking
公开(公告)号：CN102169869B
公开(公告)日：2012-10-10
申请号：CN201110034388.3
申请日：2011-02-01
Applicant: 北京大学
IPC: H01L23/544 , H01L29/78 , G01R31/26
Abstract: 本发明公开了一种用于检测MOS器件晶向相关性的可靠性测试结构及方法，该结构包括：两个MOS器件，所述两个MOS器件的源极、漏极分别连接，形成两个器件共同的源极和共同的漏极，所述两个MOS器件具有不同的晶向，且沟道宽度为W、沟道长度为L，W、L的值由两个MOS器件的栅极分别与共同的源漏区域的相对位置决定。本发明节省了可靠性测试结构的面积、缩短了可靠性测试的时间，并提高了可靠性测试的效率。
-
公开(公告)号：CN102680884A
公开(公告)日：2012-09-19
申请号：CN201210156922.2
申请日：2012-05-18
Applicant: 北京大学
IPC: G01R31/28
Abstract: 本发明公开了一种用于测量大规模阵列器件特性的电路，涉及微电子半导体技术领域，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块以及电学参数测量模块，所述电平转换模块用于将外部电压源加在待测器件阵列中所有待测单元上，从而控制所述待测单元的栅极电压；所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。本发明通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行直流电学特性的测量，另外，在不改变电路结构的前提下，同时适用于NMOS和PMOS阵列的测量。
-
公开(公告)号：CN102655211A
公开(公告)日：2012-09-05
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN101179095B
公开(公告)日：2012-09-05
申请号：CN200710177249.X
申请日：2007-11-13
Applicant: 北京大学
IPC: H01L29/78 , H01L29/51 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种实现存储器功能的场效应晶体管及其制备方法，属于半导体集成电路及其制造技术领域。该器件包括：源区、漏区和控制栅，控制栅采用栅叠层结构，其依次为底层-隧穿氧化层；中间层-阻变材料层，以及顶层-导电电极层。该场效应晶体管获得电可编程的多阈值功能，在栅极加相同的读电压时，源、漏电流不同，实现两个不同状态的信息存储或其他功能。利用本发明可构成多种新功能、高性能、高可靠性器件和电路，满足不同的电路功能应用；同时，既可以采用与传统的PN结源/漏结构的CMOS工艺兼容，也可与采用新型的肖特基结源/漏结构的CMOS工艺兼容，具有较大的工艺选择的灵活性。
-
公开(公告)号：CN102623046A
公开(公告)日：2012-08-01
申请号：CN201110032218.1
申请日：2011-01-28
Applicant: 北京大学
CPC classification number: G11C13/0007 , G11C11/5685 , G11C13/0069 , G11C2013/0073 , G11C2013/0083
Abstract: 一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.027 seconds)
