-
公开(公告)号:CN113075866A
公开(公告)日:2021-07-06
申请号:CN202110306814.8
申请日:2021-03-23
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G03F7/20
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件制造方法,通过在将电路曝光到光罩的过程中,利用EDA工具来识别待曝光电路在刻蚀时容易产生断线的部分,并在待曝光电路中容易产生断线的部分所在的区域添加辅助图形后,再将第一次待曝光电路以及在第一次待曝光电路容易产生断线的部分所在的区域中添加的辅助图形同时曝光到光罩上,可以提升电路图像在光刻时的分辨率,进而确保待曝光电路可以完整的曝光到光罩上。
-
公开(公告)号:CN113051863A
公开(公告)日:2021-06-29
申请号:CN202110271530.X
申请日:2021-03-12
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明涉及一种半导体建模方法、半导体建模装置、存储介质及计算机设备,包括:获取实际衬底图像;基于所述实际衬底图像,得到衬底表面轮廓上若干坐标位点的坐标信息;基于所述坐标信息,得到各所述坐标位点的反应速率;基于各所述坐标位点的反应速率,对衬底表面的生长轮廓进行演化,以得到所述衬底表面的沉积模型。上述半导体建模方法、装置、存储介质及计算机设备可以更加真实的模拟出衬底上进行薄膜沉积后的形貌及可能出现的孔洞、缝隙等薄膜缺陷,从而对薄膜生长工艺具备更好的指导意义。
-
公开(公告)号:CN112951844A
公开(公告)日:2021-06-11
申请号:CN202110076200.5
申请日:2021-01-20
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明涉及一种FDSOI器件的标准单元库,其包括一个以上的标准单元,其特征在于:各标准单元的高度相同,所述标准单元由FDSOI器件组成,FDSOI器件包括背栅,利用FDSOI器件的背栅电压调节各标准单元的运行速度和漏电流。对背栅施加正向偏压与反向电压,可以调节器件的速度和漏电流,比如施加正向偏压,单元库的速度可以变快,或是施加反向电压漏电可变小。因此,在芯片设计上,可以利用同一高度的单元库,即可调节不同的速度、漏电流。
-
公开(公告)号:CN112908930A
公开(公告)日:2021-06-04
申请号:CN202110086178.2
申请日:2021-01-22
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/762 , H01L21/3065
Abstract: 本发明公开了一种改善SOI晶圆制造良率的方法,其可降低晶圆应力和形变,提高晶边链接紧密度和晶圆结合良率,该方法中基础晶圆、链接晶圆分别包括第一硅层、第二硅层,在第一硅层、第二硅层的一端分别覆盖抗反射层和光阻层,在第一硅层的另一端蚀刻出第一浅槽,向第二硅层内注入氢离子,在第二硅层的另一端、氢离子层蚀刻出第二浅槽,第一硅层、第二硅层的另一端分别经高温氧化形成第一氧化层、第二氧化层,将第一氧化层与第二氧化层链接,链接时第一浅槽与第二浅槽对应,加热使氢离子层断裂获取待研磨层,采用退火和CMP研磨工艺使待研磨层形成SOI晶圆。
-
公开(公告)号:CN112836462A
公开(公告)日:2021-05-25
申请号:CN202011636419.8
申请日:2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本申请涉及一种标准单元制备方法、标准单元、集成电路及系统芯片,所述方法包括提供第一标准单元,所述第一标准单元包括至少一个标准阈值电压器件,且所述标准阈值电压器件为采用全耗尽绝缘体上硅工艺制成;形成背压通孔,所述背压通孔沿第一标准单元的厚度方向向下延伸并贯穿氧化埋层;于所述背压通孔内形成导电插塞;向所述导电插塞的另一端施加正向偏压,使得所述第一标准单元的开关速度达到第二标准单元的开关速度,其中,所述第一标准单元的高度小于所述第二标准单元的高度。本申请实现了用户在利用新的标准单元库设计时,在同等体硅工艺单元库面积下,带来更大的驱动电流,有效满足了全耗尽绝缘体上硅工艺设计的需求。
-
公开(公告)号:CN112818631A
公开(公告)日:2021-05-18
申请号:CN202011636413.0
申请日:2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G06F30/398
Abstract: 本发明涉及一种平面晶体管的设计准则及平面晶体管,包括:使用优先方法将关键的设计准则进行评估并划分成4个级别;对所述设计准则优先级排序的第一级别为:新规则;对所述设计准则优先级排序的第二级别为:区域关键规则;对所述设计准则优先级排序的第三级别为:设计关键规则;对所述设计准则优先级排序的第四级别为:产量关键规则;所述第一级别的优先级最高,所述第四级别的优先级最低;使用优先方法评估所述设计准则以及所述设计准则设计的创新的设计布局,将所述平面晶体管的设计准则和设计架构达到最佳化。
-
公开(公告)号:CN112818630A
公开(公告)日:2021-05-18
申请号:CN202011636401.8
申请日:2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G06F30/398
Abstract: 本发明涉及一种平面晶体管的设计准则及平面晶体管,包括:使用优先方法将关键的设计准则进行评估并划分成4个级别;对所述设计准则优先级排序的第一级别为:新规则;对所述设计准则优先级排序的第二级别为:区域关键规则;对所述设计准则优先级排序的第三级别为:设计关键规则;对所述设计准则优先级排序的第四级别为:产量关键规则;所述第一级别的优先级最高,所述第四级别的优先级最低;使用优先方法评估所述设计准则以及所述设计准则设计的创新的设计布局,将所述平面晶体管的设计准则和设计架构达到最佳化。
-
公开(公告)号:CN112765893A
公开(公告)日:2021-05-07
申请号:CN202110110769.9
申请日:2021-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/27 , G06N3/12 , G06F111/04
Abstract: 本发明公开了一种基于遗传算法的掩模侧壁角控制方法、系统、设备及介质,所述掩模侧壁角控制方法包括:在掩模主体图形边缘添加冗余图形;基于遗传算法调控所述冗余图形的添加方式,以确定目标冗余图形添加方式;其中,一组或多组所述目标冗余图形添加方式对应掩模侧壁角的角度。通过引入遗传算法,整个流程可快速,高效地确定一组、或几组目标冗余图形添加方式,其中,一组或多组所述目标冗余图形添加方式对应掩模侧壁角的角度,以实现对精细位置的侧壁角的角度的精准调节,满足光刻工程中特殊工艺对侧壁角的需求,仿真计算可以快速地挑选出比较符合要求的一组或几组冗余图形添加方式,节省人力、物力及财力。
-
公开(公告)号:CN112687301A
公开(公告)日:2021-04-20
申请号:CN202011636432.3
申请日:2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G11C5/06
Abstract: 本发明涉及一种存储单元及存储器,包括比特单元、全耗尽绝缘体上硅及背压引线;比特单元包括:第一晶体管,第二晶体管,第一反相器,第二反相器,第一晶体管和第二晶体管均形成于全耗尽绝缘体上硅上,背压引线从全耗尽绝缘体上硅的内部引出并延伸至全耗尽绝缘体上硅的外部,背压引线包括与第一晶体管对应的第一背压引线和/或与第二晶体管对应的第二背压引线,第一背压引线用于向第一晶体管施加第一预设背压,第二背压引线用于向第二晶体管施加第二预设背压。上述存储单元和存储器将比特单元充分利用了全耗尽绝缘体上硅特有的背部偏压工艺,从而对比特单元进行优化和改良,以实现不同的目的。
-
公开(公告)号:CN112635391A
公开(公告)日:2021-04-09
申请号:CN202011419129.8
申请日:2020-12-07
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/762 , H01L29/78 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法。一种绝缘体上应变锗锡硅衬底的制备方法,包括:在第一衬底上依次堆叠形成第一锗层、Ge1‑x‑ySnxSiy层、第二锗层,并且0≤x<1,0<y≤1,x+y≤1;去除第二锗层,在Ge1‑x‑ySnxSiy层的表面形成介质层,获得衬底A;在第二衬底上形成埋氧层,获得衬底B;将衬底A和衬底B键合,之后去除第一衬底、第一锗层。晶体管的制备方法:在绝缘体上应变锗锡硅衬底的Ge1‑x‑ySnxSiy层上制作栅极,并在栅极两侧的Ge1‑x‑ySnxSiy层上进行掺杂以制作源漏极。本发明向半导体层中引入双轴应变,显著增加了衬底制成的晶体管的沟道迁移率。
-
-
-
-
-
-
-
-
-