-
公开(公告)号：CN114759105B
公开(公告)日：2024-05-07
申请号：CN202210340026.5
申请日：2022-04-01
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/028 , H01L31/0312 , H01L31/102 , H01L31/18
Abstract: 本申请提供了一种量子阱光探测器的制作方法以及量子阱光探测器，该方法包括：提供受体基底，受体基底包括依次叠置的第一衬底层、第一Ge缓冲层、GexSi1‑x/Ge多量子阱层、P型Ge层以及交替设置硅化物材料层和第一Al2O3层的谐振腔结构；提供供体基底，供体基底包括依次叠置的第二衬底层以及第二Al2O3层；键合受体基底与供体基底；去除第一衬底层；在第一Ge缓冲层中注入离子形成N型Ge层。该方法中，通过设置谐振腔结构，有利于在器件内部形成光学谐振腔，增强其光学谐振腔效应，进而解决了现有技术中Ge材料光探测器对短波红外的响应度低的问题。
-
公开(公告)号：CN112635391B
公开(公告)日：2023-07-18
申请号：CN202011419129.8
申请日：2020-12-07
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/762 , H01L29/78 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法。一种绝缘体上应变锗锡硅衬底的制备方法，包括：在第一衬底上依次堆叠形成第一锗层、Ge1‑x‑ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；去除第二锗层，在Ge1‑x‑ySnxSiy层的表面形成介质层，获得衬底A；在第二衬底上形成埋氧层，获得衬底B；将衬底A和衬底B键合，之后去除第一衬底、第一锗层。晶体管的制备方法：在绝缘体上应变锗锡硅衬底的Ge1‑x‑ySnxSiy层上制作栅极，并在栅极两侧的Ge1‑x‑ySnxSiy层上进行掺杂以制作源漏极。本发明向半导体层中引入双轴应变，显著增加了衬底制成的晶体管的沟道迁移率。
-
公开(公告)号：CN113314394B
公开(公告)日：2023-06-16
申请号：CN202110412165.X
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长Ge1‑x‑ySnxSiy层，0≤x
-
公开(公告)号：CN112635492A
公开(公告)日：2021-04-09
申请号：CN202011393106.4
申请日：2020-12-02
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种应变GeSiOI衬底及其制作方法。一种应变GeSiOI衬底包括由下至上依次堆叠的：硅衬底，第一氧化硅层，多个氮化硅分隔条；第二氧化硅层；Ge1‑xSix层。制作方法：制作支撑衬底：在第一硅衬底上依次沉积第一氧化硅层、氮化硅层；图案化所述氮化硅层形成多个分立的氮化硅分隔条，相邻分隔条之间形成沟槽；再形成第二氧化硅层，以填充沟槽并覆盖分隔条的上表面；制作施主衬底：在第二硅衬底上外延Ge1‑xSix层；将支撑衬底和施主衬底键合、减薄，获得应变GeSiOI衬底。本发明在支撑衬底而非施主衬底中引入，利用这种工艺形成的GeSiOI衬底应变力更大，制作的器件电特性更优良。
-
公开(公告)号：CN112447771B
公开(公告)日：2023-12-01
申请号：CN202011111713.7
申请日：2020-10-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L27/12 , H01L21/762 , H01L29/786 , H01L21/336
Abstract: 本发明涉及GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法。一种GeSiOI衬底，包括由下至上依次堆叠的：硅衬底，埋氧层，保护层，Ge1‑xSix层；其中，0.1≤x≤0.3，Ge1‑xSix层的厚度≤100nm。制备方法：在硅衬底上依次沉积锗缓冲层、Ge1‑xSix层、保护层，得到第一多层材料结构；在硅衬底上沉积埋氧层，得到第二多层材料结构；将上述两个结构键合；再依次刻蚀去除硅衬底和锗缓冲层，之后将Ge1‑xSix层刻蚀至厚度≤100nm。本发明提高了GeSiOI衬底的迁移率，获得了掺杂的GeSiOI器件，降低了器件的源漏电阻，提升了器件开态电流。
-
Patent Agency Ranking
公开(公告)号：CN113471215B
公开(公告)日：2023-03-17
申请号：CN202110540923.6
申请日：2021-05-18
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
-
公开(公告)号：CN113314396A
公开(公告)日：2021-08-27
申请号：CN202110414209.2
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762 , H01L31/18
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体衬底的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；第一次外延生长Ge1‑x‑ySnxSiy层，0≤x
-
公开(公告)号：CN113013288A
公开(公告)日：2021-06-22
申请号：CN202110160739.9
申请日：2021-02-05
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L31/18 , H01L31/028 , H01L31/105 , H01L27/144
Abstract: 本发明涉及一种探测器的集成结构及其方法。一种探测器的集成方法：在第一衬底上制作读出电路结构，然后在读出电路结构的表面形成第一介质层，获得衬底A；在第二衬底的表面由下至上依次形成锗缓冲层、堆叠本征层、P型掺杂锗层、第二介质层，获得衬底B；其中，堆叠本征层是由Ge层和Ge1‑xMx层交替重复堆叠n次而成，M为Si或Sn；将衬底A和衬底B键合；在键合后去除第二衬底、锗缓冲层，然后在堆叠本征层的表面形成N型掺杂锗层，再制作探测器结构；将读出电路结构和探测器结构互连。本发明将未制作出探测器的衬底键合在读出电路结构衬底中，简化了集成流程，提高了集成度，还解决了无法精确对准的问题。
-
公开(公告)号：CN112635492B
公开(公告)日：2023-04-07
申请号：CN202011393106.4
申请日：2020-12-02
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种应变GeSiOI衬底及其制作方法。一种应变GeSiOI衬底包括由下至上依次堆叠的：硅衬底，第一氧化硅层，多个氮化硅分隔条；第二氧化硅层；Ge1‑xSix层。制作方法：制作支撑衬底：在第一硅衬底上依次沉积第一氧化硅层、氮化硅层；图案化所述氮化硅层形成多个分立的氮化硅分隔条，相邻分隔条之间形成沟槽；再形成第二氧化硅层，以填充沟槽并覆盖分隔条的上表面；制作施主衬底：在第二硅衬底上外延Ge1‑xSix层；将支撑衬底和施主衬底键合、减薄，获得应变GeSiOI衬底。本发明在支撑衬底而非施主衬底中引入，利用这种工艺形成的GeSiOI衬底应变力更大，制作的器件电特性更优良。
-
公开(公告)号：CN113471215A
公开(公告)日：2021-10-01
申请号：CN202110540923.6
申请日：2021-05-18
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/12 , H01L21/762
Abstract: 本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.039 seconds)
