-
公开(公告)号：CN114050818A
公开(公告)日：2022-02-15
申请号：CN202111182262.0
申请日：2021-10-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 芯创智(北京)微电子有限公司
IPC: H03K19/0185
Abstract: 本发明涉及隔离器技术领域，提供一种数字隔离器及芯片。所述数字隔离器包括：调制发送模块，用于将接收到的输入信号转换为全差分信号；隔离电容模块，与所述调制发送模块连接，用于传输所述全差分信号；有源共模滤波模块，与所述隔离电容模块连接，用于过滤所述隔离电容模块传输所述全差分信号过程中的共模瞬态脉冲；接收解调模块，与所述隔离电容模块连接，用于对过滤共模瞬态脉冲后的全差分信号进行解调并输出。本发明通过调制发送模块将输入信号转换为全差分信号，利用有源共模滤波模块过滤全差分信号传输过程中的共模瞬态脉冲，提高了数字隔离器的共模瞬态脉冲抑制能力。
-
公开(公告)号：CN113782528B
公开(公告)日：2022-02-08
申请号：CN202111330860.8
申请日：2021-11-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学 , 国网江苏省电力有限公司常州供电分公司 , 国家电网有限公司
IPC: H01L27/02 , H01L27/092 , H01L23/552 , H01L21/8238
Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。
-
公开(公告)号：CN113707558B
公开(公告)日：2022-02-08
申请号：CN202111257655.3
申请日：2021-10-27
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/40 , G03F1/00
Abstract: 本申请涉及半导体集成电路技术领域，具体地涉及一种用于制备高压LDMOS器件的方法及器件，包括提供第二导电类型的衬底；在衬底的中形成第一导电类型的漂移区与第二导电类型的体区；在漂移区上生长场氧化物；形成覆盖于漂移区的一部分和体区的一部分的栅介质层；在栅介质层上形成栅电极；在体区表面形成源区；以及在漂移区表面形成漏区；其中，使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。
-
公开(公告)号：CN113866690A
公开(公告)日：2021-12-31
申请号：CN202111453598.6
申请日：2021-12-01
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京航空航天大学青岛研究院
Abstract: 本发明涉及磁传感器领域，提供一种三轴隧穿磁电阻传感器及其制备方法、使用方法。所述三轴隧穿磁电阻传感器，包括上电极、下电极以及所述上电极与所述下电极之间的垂直磁各向异性隧道结；所述垂直磁各向异性隧道结用于在电场调控效应下，感应不同方向的磁矩矢量。本发明基于TMR效应，利用垂直磁各向异性隧道结在电场调控效应下，感应不同方向的磁矩矢量，相较于现有的基于霍尔效应或巨磁阻效应的磁电阻传感器，灵敏度更高，易于集成。
-
公开(公告)号：CN112216745B
公开(公告)日：2021-03-09
申请号：CN202011433850.2
申请日：2020-12-10
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/78 , H01L29/08 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 本发明提供一种高压非对称结构LDMOS器件及其制备方法。该LDMOS器件包括：漂移区和体区；漂移区的表面划分有第一区域和第二区域；体区的表面划分有第三区域和第四区域，第二区域和第四区域被第一栅介质层延伸覆盖；第一栅介质层的表面划分有第七区域，第七区域位于漂移区上方且被第二栅介质层覆盖；第二栅介质层的表面划分有第六区域和第五区域，第五区域以及第七区域以外的第一栅介质层被多晶硅栅延伸覆盖；漂移区的第一区域由表面向内形成有漏区；体区的第三区域由表面向内形成有源区，漏区深度大于源区深度。双层栅介质结构保障器件在高电压大电流条件下的工作可靠性。漏区结深大于源区结深，有效提升漏区对导电沟道的控制能力。
-
Patent Agency Ranking
公开(公告)号：CN119689203A
公开(公告)日：2025-03-25
申请号：CN202411656909.2
申请日：2024-11-19
Applicant: 北京智芯微电子科技有限公司
IPC: G01R31/28
Abstract: 本发明涉及集成电路及芯片技术领域，提供一种沟道退化监测电路、芯片退化监测电路及芯片。沟道退化监测电路包括退化反相器，退化反相器包括第一高压晶体管、第一电阻、第二电阻及第三电阻，第一高压晶体管的栅极通过第一电阻连接退化反相器的输入端，并通过第二电阻接地，第一高压晶体管的漏极通过第三电阻连接芯片的电源端，第一高压晶体管的漏极与第三电阻之间的节点作为退化反相器的输出端。本发明针对高压器件的沟道退化、栅氧退化和衬底退化分别设计相应的监测电路并进行集成，能够支持高压器件及电路的退化监测和预警，可以内嵌到电源与隔离驱动芯片中，克服了现有监测电路仅适用于监测低压SOC芯片、无法监测高压电路及芯片的缺陷。
-
公开(公告)号：CN119653782A
公开(公告)日：2025-03-18
申请号：CN202411678886.5
申请日：2024-11-22
Applicant: 北京智芯微电子科技有限公司 , 中国科学院半导体研究所
IPC: H10D1/66 , H10D12/00 , H10D12/01 , H10D30/01 , H10D30/60 , H10D64/27 , H10D64/68 , H10D62/10 , H10D62/83
Abstract: 本发明提供一种抗击穿碳化硅基MOS器件及其制备方法，器件包括：碳化硅外延基片；叠栅结构，包括堆叠的第一栅极氧化物层和第二栅极氧化物层，碳化硅外延基片的第一表面上堆叠有至少两个叠栅结构，第一栅极氧化物层靠近第一表面，第二栅极氧化物层远离第一表面，第一栅极氧化物1的介电常数小于第二栅极氧化物层的介电常数；其中，至少两个叠栅结构被配置为在正负栅压偏置保护栅极氧化物电场，且降低栅极FN遂穿漏电流。
-
公开(公告)号：CN119317116A
公开(公告)日：2025-01-14
申请号：CN202411408314.5
申请日：2024-10-10
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及存储技术领域，具体涉及一种基于差分形式的MRAM存储单元及其制备方法、MRAM存储单元阵列、MRAM存储器和芯片。本公开创新性地在MRAM存储单元中引入了包括第一磁性隧道结和第二磁性隧道结的双磁性隧道结。第一和第二磁性隧道结被镜像设置于第一金属层两侧，它们的自由层均与第一金属层电接触，固定层则分别与第二和第三金属层电接触。当对所述MRAM存储单元进行写入操作时，通过施加贯穿所述双磁性隧道结的不同方向的写入电流来写入数据，当对所述MRAM存储单元进行读取操作时，通过判断所述第一磁性隧道结和所述第二磁性隧道结的磁阻差异来读取数据。由此有效地抵御了外界磁场干扰。
-
公开(公告)号：CN116063252B
公开(公告)日：2025-01-10
申请号：CN202211686490.6
申请日：2022-12-26
Applicant: 北京智芯微电子科技有限公司 , 天津大学 , 国网山东省电力公司营销服务中心(计量中心) , 国家电网有限公司
IPC: C07D303/27 , C07D301/14 , H01L23/29 , H01L23/373 , C08G59/24
Abstract: 本发明涉及高分子芯片封装材料领域，公开了一种联萘单体及其制备方法和环氧树脂及其制备方法和应用。该单体为式(I)所示的单体，#imgabs0#由该单体制得的环氧树脂具有良好的导热性能和机械性能，固化难度低且制备方式简单。
-
公开(公告)号：CN118588746A
公开(公告)日：2024-09-03
申请号：CN202410750007.9
申请日：2024-06-12
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及半导体集成电路制造技术领域，具体涉及半导体结构的制造方法、半导体结构、芯片和电子设备，所述方法包括在第一导电类型的掺杂衬底上形成第一导电类型的掺杂外延层；在掺杂外延层中的沟槽外围形成第二导电类型的第一掺杂区，第二导电类型与第一导电类型相反；在沟槽中形成第二导电类型的第二掺杂区，第二掺杂区的掺杂浓度高于第一掺杂区的掺杂浓度；在第一掺杂区和第二掺杂区上方形成第二导电类型的体区；在体区中形成接触区，体区除第一和第二掺杂区正上方以外部分的掺杂浓度低于第二掺杂区的掺杂浓度，高于第一掺杂区的掺杂浓度。本公开解决了半导体结构中寄生二极管反向恢复过硬，反向峰值电流过大，导致器件可靠性大大降低的问题。
-
-
-
-
-
-
-
-
-
Search Results
256
records
(took 0.037 seconds)
