-
公开(公告)号：CN110632687B
公开(公告)日：2021-07-27
申请号：CN201810651434.6
申请日：2018-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种可调控电磁波吸收的超材料晶体结构及制备方法，制备包括：提供闪耀光栅衬底，表面形成有周期排布的锯齿状阵列结构，包括具有第一倾角的第一槽面及具有第二倾角的第二槽面；于闪耀光栅衬底上形成交替多层膜结构，包括若干个超材料结构单元，包括第一等效介电常数单元和第二等效介电常数单元，二者之间形成电磁波吸收界面，本发明的超材料晶体结构可按需调控电磁波的吸收，可以通过调控超材料晶体结构支持的界面波矢，所述多层膜的材料参数和光栅的闪耀角，可精确调控电磁波的特征吸收峰；通过调控超材料晶体结构的周期P，即光栅常数，可有效调控电磁波的吸收系数，可针对不同频段的电磁波的吸收调控，无需重新设计超材料晶体结构。
-
公开(公告)号：CN111383914B
公开(公告)日：2021-03-19
申请号：CN201811619146.9
申请日：2018-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/18 , H01L21/324 , H01L21/302
Abstract: 本发明提供一种异质键合结构翘曲度的调节方法及后处理方法，翘曲度调节方法包括：提供具有第一键合面的第一衬底及具有第二键合面的第二衬底，将第一键合面与第二键合面进行键合处理，以于键合结构中产生第一热应力；对键合结构进行固键退火处理，以产生第二热应力；将键合结构降温至第一温度，以产生第三热应力，第一温度小于键合温度且大于等于室温，第一热应力、第二热应力及第三热应力三者中至少两者的方向相反，以实现异质键合结构的翘曲度的调节，本发明通过调节键合过程中、固键退火过程及冷却过程中的热应力，达到调节键合结构翘曲度的问题，并可以通过翘曲度的调节，在后续键合结构加工中获得具有低翘曲度的异质键合片。
-
公开(公告)号：CN111540684A
公开(公告)日：2020-08-14
申请号：CN202010393966.1
申请日：2020-05-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/10
Abstract: 本发明提供一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法，包括以下步骤：S1，提供具有注入面的氮化镓单晶晶片；S2，从注入面向氮化镓单晶晶片进行氢离子注入，使得注入离子到达预设深度并形成注入缺陷层，上方形成氮化镓单晶薄膜；S3，将氮化镓单晶薄膜与金刚石支撑衬底键合；S4，退火处理使沿着所述注入缺陷层剥离，注入缺陷层形成损伤层；S5，表面处理以除去损伤层；以及S6，在氮化镓单晶薄膜表面进行同质外延生长制备晶体管，即得。根据本发明制备的金刚石基氮化镓晶体管在性能上大大提升，具有高电子迁移率、散热能力强的特性，可在高频率、高功率状态下长时间稳定工作，相对现有技术具有非常显著的优越性。
-
公开(公告)号：CN111383914A
公开(公告)日：2020-07-07
申请号：CN201811619146.9
申请日：2018-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/18 , H01L21/324 , H01L21/302
Abstract: 本发明提供一种异质键合结构翘曲度的调节方法及后处理方法，翘曲度调节方法包括：提供具有第一键合面的第一衬底及具有第二键合面的第二衬底，将第一键合面与第二键合面进行键合处理，以于键合结构中产生第一热应力；对键合结构进行固键退火处理，以产生第二热应力；将键合结构降温至第一温度，以产生第三热应力，第一温度小于键合温度且大于等于室温，第一热应力、第二热应力及第三热应力三者中至少两者的方向相反，以实现异质键合结构的翘曲度的调节，本发明通过调节键合过程中、固键退火过程及冷却过程中的热应力，达到调节键合结构翘曲度的问题，并可以通过翘曲度的调节，在后续键合结构加工中获得具有低翘曲度的异质键合片。
-
公开(公告)号：CN111293213A
公开(公告)日：2020-06-16
申请号：CN201811495195.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二维材料的磁性隧穿结器件及其制作方法，包括：第一金属连接层，形成于一CMOS电路基底上、第一金属过渡层、固定磁层，所述固定磁层为二维磁性材料层、隧穿层，所述隧穿层为二维绝缘材料层，所述隧穿层包含二维绝缘材料层的层数为1～5层、自由磁层，所述自由磁层为二维磁性材料；第二金属过渡层以及第二金属连接层。本发明在制作完隧穿层之后，采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿层为1～5层二维绝缘材料，隧穿层的一致性非常好，大大提高隧穿几率，同时，可以使得固定磁层和自由磁层的磁化方向互不发生强烈影响。
-
Patent Agency Ranking
公开(公告)号：CN111293212A
公开(公告)日：2020-06-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
公开(公告)号：CN111293136A
公开(公告)日：2020-06-16
申请号：CN201811495172.5
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种基于二维器件的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。
-
公开(公告)号：CN105895576B
公开(公告)日：2020-04-03
申请号：CN201610527885.X
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种离子注入剥离制备半导体材料厚膜的方法，包括以下步骤：提供衬底，在所述衬底内进行离子注入，离子注入的能量足以使注入离子到达所述衬底内的预设深度，并在所述预设深度处形成缺陷层；沿所述缺陷层剥离部分所述衬底，以得到厚度足以自支撑的厚膜。本发明通过高能量的离子注入，可以形成厚度足以自支撑的厚膜，不需要支撑衬底，可以从一块半导体材料上分离出多片厚膜，从而提高半导体材料的利用率，降低生产成本；同时，本发明制备的厚膜不需要键合工艺，简化了剥离制备工艺，提高了应用的可靠性。
-
公开(公告)号：CN105895703B
公开(公告)日：2019-09-13
申请号：CN201610237275.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，该N型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个NMOS管和两个二极管，两个NMOS管共用体区，所述体区为N型重掺杂区；两个二极管共用N区，并以两个NMOS管共用的体区作为N区；所述第一二极管的N区与所述第一NMOS管的栅连接，所述第二二极管的N区与所述第二NMOS管的栅连接。本发明通过在两个NMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN110137341A
公开(公告)日：2019-08-16
申请号：CN201810107653.8
申请日：2018-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
Abstract: 本发明提供一种单晶压电薄膜异质衬底的制备方法，包括如下步骤：1）提供一单晶压电衬底，单晶压电衬底的一表面为注入面；2）于注入面进行离子注入，于单晶压电衬底的预设深度处形成缺陷层；3）提供一支撑衬底；4）将单晶压电衬底经由介质埋层与支撑衬底键合；5）自单晶压电衬底远离支撑衬底的表面对单晶压电衬底进行减薄处理；6）沿缺陷层剥离部分单晶压电衬底，以得到包括依次叠置的支撑衬底、介质埋层及单晶压电薄膜的单晶压电薄膜异质衬底。本发明在沿缺陷层剥离形成单晶压电薄膜异质衬底之前先将单晶压电衬底减薄，再沿缺陷层剥离，可以降低单晶压电衬底与支撑衬底之间的热失配问题，避免了剥离过程中由于热失配引起的裂片问题的产生。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.103 seconds)
