-
公开(公告)号：CN100461484C
公开(公告)日：2009-02-11
申请号：CN200610117153.X
申请日：2006-10-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储单元及其制备方法，其特征在于：在衬底上覆盖有下电极层；在下电极上覆盖有绝热材料层，绝热材料层中存在孔洞；孔洞中包含与下电极相通的空心柱状加热电极材料结构；柱状加热电极上覆盖有绝热材料层，绝热材料层中包含与柱状加热电极套刻的孔洞；且在柱状加热电极孔内和绝热材料层孔洞内含有可逆相变材料层；在相变材料层上覆盖有绝热材料层，在绝热材料层中包含孔洞，并在其内填充了与相变材料相通的上电极材料。本发明将相变材料限定在加热电极的空心柱与绝热材料中的孔洞里，在电脉冲对存储单元进行操作时，使相变材料处于高温，高压环境下，优先发生相变，诱导周围的相变材料进一步相变，从而实现相变存储单元的低压、低功耗、高速功能。
-
公开(公告)号：CN100461483C
公开(公告)日：2009-02-11
申请号：CN200610028107.2
申请日：2006-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明涉及一种减小相变存储器加热电极的方法，首先通过微纳加工技术或亚微米CMOS标准工艺，在SiO2衬底上制备出较大直径的200-500nm的孔洞，接着利用CVD或PVD技术在该孔洞中填充W、TiN等加热材料，然后进行化学机械抛光，形成柱状加热电极。之后，在柱状加热电极上生长量子点(如Si等)，然后将量子点氧化形成绝缘的物质(如SiO2等)，这样就减小了柱状加热电极的有效面积，从而提高电流密度。本发明既避免了直接制备100nm以下加热电极的困难，降低了制造成本，更重要的是降低相变存储器的功耗。不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其它电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。
-
公开(公告)号：CN101329906A
公开(公告)日：2008-12-24
申请号：CN200810040949.9
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种非易失顺序模块式存储器，所述存储器被分割为若干存储块，每个存储块的数据信息分配一个统一的地址，各存储块之间采用随机读写方式，存储块内部采用顺序存储方式。本发明针对大量数据存储，改善RAM式存储方式的缺点，提出一套新型的非易失模块式新型存储器及其存储与读取方法，可以提高相变存储芯片的读写速度、可重复读写次数、降低功耗。
-
公开(公告)号：CN100423231C
公开(公告)日：2008-10-01
申请号：CN200510111118.2
申请日：2005-12-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种制备相变存储器纳米加热电极的方法，首先通过微纳加工技术，在SiO2衬底上制备较大尺寸的孔洞，接着利用常规的CVD技术的良好台阶覆盖性能在该孔洞中和孔洞侧壁上淀积一层几个纳米厚的加热金属层，在孔洞里填充介质层，最后进行化学机械抛光，抛去孔洞上端的介质材料和加热电极材料，从而形成环状纳米加热电极。本发明避免了纳米小孔中填充电极材料、相变材料的困难，利用较大的环状纳米加热电极实现具有同样面积的小孔洞柱状加热电极的效果。不仅仅适用于解决相变存储器纳米加热电极问题，同样适用于其它电子器件特别是纳电子器件所需的纳米加热电极的制备，具有很大的应用价值。
-
公开(公告)号：CN101232038A
公开(公告)日：2008-07-30
申请号：CN200810033926.5
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L23/522 , H01L21/822 , H01L21/768 , G11C11/56
CPC classification number: G11C11/5678 , G11C13/0004 , G11C2213/71 , G11C2213/72
Abstract: 本发明涉及到相变存储芯片(PCRAM)的高密度相变存储单元结构、三维电路设计布局与制造工艺流程。本发明为了实现PCRAM芯片存储阵列的高密度，通过三维立体布局设计，把基于CMOS(互补金属氧化物半导体)工艺的外围电路放在存储阵列的下面，上述外围电路晶片通过CMP(化学机械抛光)工艺实现平坦化。对P型或N型硅片进行外延技术形成N/P(或P/N)结，通过对准装置实现该硅片与上述CMOS硅片的低温键合，通过晶片剥离技术或背面减薄的技术实现CMOS片上的整片N/P(或P/N)结，接着在其之上制备可逆相变电阻，之后采用Cu互联，最后通过常规的封装技术实现整个芯片；从而整体实现三维立体1R1D芯片结构。
-
Patent Agency Ranking
公开(公告)号：CN101114666A
公开(公告)日：2008-01-30
申请号：CN200710044534.4
申请日：2007-08-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L23/552 , H01L21/84 , G11C11/56
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种抗辐照高可靠的相变存储器器件单元及其制作方法。该相变存储器的外围电路制作在抗辐照加固的衬底上。存储单元由一个可逆相变电阻和一个pn结二极管构成，形成1D1R结构。利用SiO2等介质材料把1D1R封装起来，加上1D1R器件单元小以及射线、粒子可作用的几率小等优点，从而实现了抗辐照的1D1R存储单元。存储单元通过上下电极散热，通过相变材料与电极材料之间热阻层的厚度调节热量平衡点。由抗辐照的1D1R存储单元构成存储阵列，加上SOI衬底上的外围电路，从而形成抗辐照的相变存储器。
-
公开(公告)号：CN100356567C
公开(公告)日：2007-12-19
申请号：CN200410053752.0
申请日：2004-08-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明设计了一种新型相变微、纳电子存储器器件及其制备方法。本发明的设计原理是基于尖端效应，即施加电压后，图形尖端处的电阻或电流会很大，是器件单元中相变层发生相变的触发点。通过采用薄膜制备工艺在衬底上制备出器件的各层薄膜，然后利用微细加工工艺制备出含有尖端的器件单元，器件单元中的发生相变区域的尺寸大约在2到200nm范围内，多个器件单元重复排列就构成了微、纳电子存储器器件。这种微、纳电子存储器器件结构简单、制备方便、能与现在的半导体工艺很好地兼容，并且还可以很容易实现器件单元的小尺寸化，有利于提高集成电路的集成度，实现存储器向纳电子器件的方向转变。
-
公开(公告)号：CN1953229A
公开(公告)日：2007-04-25
申请号：CN200610117815.3
申请日：2006-10-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种用于相变存储器的锗钛基存储材料及制备方法。本发明锗钛基存储材料组成式为GexTiy，式中x、y为元素的原子百分比，且0＜x＜1；0＜y＜1。所述的GexTiy基存储材料，在施加电脉冲信号的情况下，发生了高阻态与低阻态之间的可逆转换特性，可以用于实现数据存储。与传统的用于相变存储器的SbTe、GeSbTe和SiSbTe等相变薄膜材料相比，锗钛基存储材料组分更简单，不含任何有毒元素，并且与互补金属氧化物半导体(CMOS)器件制造工艺兼容性非常好，是一种新型的、对环境友好的可用于相变存储器的存储材料。
-
公开(公告)号：CN1933207A
公开(公告)日：2007-03-21
申请号：CN200610117153.X
申请日：2006-10-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储单元及其制备方法，其特征在于：在衬底上覆盖有下电极层；在下电极上覆盖有绝热材料层，绝热材料层中存在孔洞；孔洞中包含与下电极相通的空心柱状加热电极材料结构；柱状加热电极上覆盖有绝热材料层，绝热材料层中包含与柱状加热电极套刻的孔洞；且在柱状加热电极孔内和绝热材料层孔洞内含有可逆相变材料层；在相变材料层上覆盖有绝热材料层，在绝热材料层中包含孔洞，并在其内填充了与相变材料相通的上电极材料。本发明将相变材料限定在加热电极的空心柱与绝热材料中的孔洞里，在电脉冲对存储单元进行操作时，使相变材料处于高温，高压环境下，优先发生相变，诱导周围的相变材料进一步相变，从而实现相变存储单元的低压、低功耗、高速功能。
-
公开(公告)号：CN1912747A
公开(公告)日：2007-02-14
申请号：CN200610030768.9
申请日：2006-09-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种电子束曝光中套刻工艺的实现方法，属于微电子领域。其特征在于将套刻标志放置于曝光图形的中央，而后利用电镜放大倍数的缩放来实现套刻。传统的套刻技术是将对准标记和图形结构的位置独立开来，但是这需要较为昂贵的定位工件台来支持。针对现在实验电子束曝光的设备(主要是扫描电子显微镜外配图形发生器)。本发明提出了一种不需要定位工件台来实现套刻的方法，其套准精度小于μm，可以满足亚微米及纳米器件制备的工艺要求。
-
-
-
-
-
-
-
-
-
Search Results
274
records
(took 0.147 seconds)
