-
Patent Agency Ranking
公开(公告)号：CN101232038B
公开(公告)日：2010-12-08
申请号：CN200810033926.5
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L23/522 , H01L21/822 , H01L21/768 , G11C11/56
CPC classification number: G11C11/5678 , G11C13/0004 , G11C2213/71 , G11C2213/72
Abstract: 本发明涉及到相变存储芯片(PCRAM)的高密度相变存储单元结构、三维电路设计布局与制造工艺流程。本发明为了实现PCRAM芯片存储阵列的高密度，通过三维立体布局设计，把基于CMOS(互补金属氧化物半导体)工艺的外围电路放在存储阵列的下面，上述外围电路晶片通过CMP(化学机械抛光)工艺实现平坦化。对P型或N型硅片进行外延技术形成N/P(或P/N)结，通过对准装置实现该硅片与上述CMOS硅片的低温键合，通过晶片剥离技术或背面减薄的技术实现CMOS片上的整片N/P(或P/N)结，接着在其之上制备可逆相变电阻，之后采用Cu互联，最后通过常规的封装技术实现整个芯片；从而整体实现三维立体1R1D芯片结构。
-
公开(公告)号：CN101232037A
公开(公告)日：2008-07-30
申请号：CN200810033917.6
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L23/522 , G11C11/56 , G11C16/02
Abstract: 本发明涉及多层次相变存储阵列与下层外围电路互连的方法，通过一定的互连方式实现上层相变存储阵列与下层外围电路互连。其特征在于本发明提出边缘互连、交错互连、共用字线互连和综合上述三种方式的互连等四种互连方式。并对每一种互连方式进行分析，指明其优缺点和一般适用范围。以实现高密度大容量、多层次相变存储器芯片的设计。
-
公开(公告)号：CN101236780A
公开(公告)日：2008-08-06
申请号：CN200810033924.6
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56 , G11C16/02 , H01L27/115
Abstract: 本发明针对三维立体结构相变存储器芯片的电路设计准则及实现方法。为了最大限度的利用存储器面积，本发明要求存储阵列布满整个存储芯片。提出的电路结构是针对存储阵列布满整个存储芯片这一特点的优化方案。存储阵列能够布满整个存储芯片是本发明最大的优势之处。为了实现上述优势，本发明首先对存储阵列下的外围电路作一合理分割，其次对分割后的外围电路相互控制问题提出一套解决方案，最后基于上述两点提出了外围电路的拼接方案。以此在电路设计层面彻底实现三维立体结构相变存储芯片。
-
公开(公告)号：CN101236780B
公开(公告)日：2012-07-04
申请号：CN200810033924.6
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56 , G11C16/02 , H01L27/115
Abstract: 本发明针对三维立体结构相变存储器芯片的电路设计准则及实现方法。为了最大限度的利用存储器面积，本发明要求存储阵列布满整个存储芯片。提出的电路结构是针对存储阵列布满整个存储芯片这一特点的优化方案。存储阵列能够布满整个存储芯片是本发明最大的优势之处。为了实现上述优势，本发明首先对存储阵列下的外围电路作一合理分割，其次对分割后的外围电路相互控制问题提出一套解决方案，最后基于上述两点提出了外围电路的拼接方案。以此在电路设计层面彻底实现三维立体结构相变存储芯片。
-
公开(公告)号：CN101232038A
公开(公告)日：2008-07-30
申请号：CN200810033926.5
申请日：2008-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L23/522 , H01L21/822 , H01L21/768 , G11C11/56
CPC classification number: G11C11/5678 , G11C13/0004 , G11C2213/71 , G11C2213/72
Abstract: 本发明涉及到相变存储芯片(PCRAM)的高密度相变存储单元结构、三维电路设计布局与制造工艺流程。本发明为了实现PCRAM芯片存储阵列的高密度，通过三维立体布局设计，把基于CMOS(互补金属氧化物半导体)工艺的外围电路放在存储阵列的下面，上述外围电路晶片通过CMP(化学机械抛光)工艺实现平坦化。对P型或N型硅片进行外延技术形成N/P(或P/N)结，通过对准装置实现该硅片与上述CMOS硅片的低温键合，通过晶片剥离技术或背面减薄的技术实现CMOS片上的整片N/P(或P/N)结，接着在其之上制备可逆相变电阻，之后采用Cu互联，最后通过常规的封装技术实现整个芯片；从而整体实现三维立体1R1D芯片结构。
-
-
-
-
Search Results
5
records
(took 0.032 seconds)
