-
公开(公告)号:CN109423691B
公开(公告)日:2022-09-23
申请号:CN201810954980.7
申请日:2018-08-21
Applicant: 株式会社FLOSFIA , 国立研究开发法人物质·材料研究机构 , 国立大学法人京都大学 , 国立大学法人佐贺大学
Abstract: 根据本发明主题的方面,晶体包括:刚玉结构的氧化物半导体作为主要组分,该刚玉结构的氧化物半导体包括镓和/或铟并掺杂有含锗的掺杂剂;主平面;1×1018/cm3或更高的载流子浓度;以及20cm2/Vs或更高的电子迁移率。
-
公开(公告)号:CN109423690B
公开(公告)日:2022-09-16
申请号:CN201810948079.9
申请日:2018-08-20
Applicant: 株式会社FLOSFIA , 国立研究开发法人物质·材料研究机构 , 国立大学法人京都大学 , 国立大学法人佐贺大学
Abstract: 根据本发明主题的方面,用于制造结晶膜的方法包括:气化含金属的金属源以将金属源转化为含金属的原料气体;将含金属的原料气体和含氧的原料气体供应到反应室中到包括缓冲层的基板上;以及将反应气体供应到反应室中到基板上,以在反应气体的气流下在基板上形成结晶膜。
-
公开(公告)号:CN114747021A
公开(公告)日:2022-07-12
申请号:CN202080082526.2
申请日:2020-11-20
Applicant: 株式会社FLOSFIA
IPC: H01L29/786 , H01L21/365 , H01L21/336 , H01L29/78 , H01L29/12 , C23C16/40
Abstract: 制作半导体装置以用作功率器件,该半导体装置至少具有高电阻氧化物膜,电阻为1.0×106Ω·cm以上的高电阻氧化物膜沿着电流的流动方向配置,或者配置于源极与漏极之间,或者配置于所述源极或/和所述漏极与基板之间。
-
公开(公告)号:CN114556585A
公开(公告)日:2022-05-27
申请号:CN202080069177.0
申请日:2020-09-29
Applicant: 株式会社FLOSFIA
IPC: H01L29/04 , H01L29/24 , H01L23/373 , H01L21/02 , H01L21/34 , H01L21/683
Abstract: 提供一种层叠结构体,其对半导体装置有用,具有面积大、膜厚分布良好且膜厚为30μm以下的结晶膜,并且散热性优异。所述层叠结构体通过在支撑体上直接或隔着其他层层叠结晶膜而成,所述结晶膜包含结晶性金属氧化物作为主成分,所述支撑体在室温下具有100W/m·K以上的导热率,所述结晶膜具有刚玉结构,而且,所述结晶膜的膜厚为1μm~30μm,所述结晶膜的面积为15cm2以上,所述面积中的所述膜厚的分布在±10%以下的范围内。
-
公开(公告)号:CN114514615A
公开(公告)日:2022-05-17
申请号:CN202080064681.1
申请日:2020-07-15
Applicant: 株式会社FLOSFIA
IPC: H01L29/24 , H01L29/47 , H01L29/06 , H01L29/872
Abstract: 提供了一种对功率器件特别有用,且改善了由绝缘体膜引起的由半导体层内的应力集中导致的晶体缺陷的半导体装置。一种半导体装置,至少具备半导体层、肖特基电极和绝缘体层,在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层,所述半导体层包含结晶性氧化物半导体,所述绝缘体层具有10°以下的锥形角。
-
公开(公告)号:CN114342086A
公开(公告)日:2022-04-12
申请号:CN202080062724.2
申请日:2020-07-08
Applicant: 株式会社FLOSFIA
Inventor: 菅野亮平
IPC: H01L29/24 , H01L29/872 , H01L29/739 , H01L29/778 , H01L29/78 , H01L29/808 , H01L29/812
Abstract: 通过雾化至少包含铝的第一原料溶液而生成第一雾化液滴,进而雾化至少包含镓和掺杂剂的第二原料溶液而生成第二雾化液滴,接着,使用第一载气将第一雾化液滴运送到制膜室内,使用第二载气将第二雾化液滴运送到制膜室内后,第一雾化液滴和第二雾化液滴在制膜室内混合,使混合的雾化液滴在基体表面附近发生热反应,从而在所述基体上形成以至少包含铝和镓的金属氧化物作为主成分且迁移率为5cm2/Vs以上的氧化物半导体膜。
-
公开(公告)号:CN114207831A
公开(公告)日:2022-03-18
申请号:CN202080052697.0
申请日:2020-05-22
Applicant: 株式会社FLOSFIA
IPC: H01L29/06 , H01L29/47 , H01L29/872 , H01L29/24
Abstract: 提供一种特别对于功率器件有用的、抑制了漏电流的低损耗的半导体装置。一种半导体装置,包含:半导体层;介电膜,形成在所述半导体层上,且具有开口部,在距离所述开口部至少0.25μm以上的范围而形成;和电极层,在从所述开口部的内部直至所述介电膜的一部分或全部之上而形成,其中,从所述开口部到0.25μm以上的距离的所述介电膜的膜厚小于50nm,所述介电膜的相对介电常数在5以下。
-
公开(公告)号:CN114144889A
公开(公告)日:2022-03-04
申请号:CN202080052650.4
申请日:2020-05-22
Applicant: 株式会社FLOSFIA
Inventor: 冲川满
IPC: H01L29/47 , H01L29/872
Abstract: 提供一种特别对于功率器件有用的、抑制了漏电流的低损耗的半导体装置。一种半导体装置,至少具备半导体层和肖特基电极,所述半导体层包含具有刚玉结构的氧化物半导体作为主成分,所述肖特基电极包含第一电极层和导电率高于第一电极层的第二电极层,其中,第二电极层的外端部经由第一电极层与所述半导体层电连接,第一电极层的外端部位于比电连接的第二电极层的电连接区域的外端部更外侧的位置。
-
公开(公告)号:CN112424949A
公开(公告)日:2021-02-26
申请号:CN201980046761.1
申请日:2019-07-10
Applicant: 株式会社FLOSFIA
IPC: H01L29/872 , H01L21/20 , H01L21/329 , H01L21/365 , H01L21/368 , H01L29/06 , H01L29/24 , H01L29/41 , H01L29/47 , H01L29/861 , H01L29/868 , H02M3/28
Abstract: 本发明提供一种尤其对功率器件有用且半导体特性优异的半导体装置。一种半导体装置(例如,结势垒肖特基二极管等),在n型半导体层与电极之间设置有多个p型半导体(例如,镁掺杂氧化镓等),所述半导体装置的特征在于,所述n型半导体层包含镓(例如,氧化镓等),设置有三个以上的所述p型半导体,并且所述p型半导体埋入到所述n型半导体层中。
-
公开(公告)号:CN112151388A
公开(公告)日:2020-12-29
申请号:CN202010607964.8
申请日:2020-06-29
Applicant: 株式会社FLOSFIA
Inventor: 高桥勋
IPC: H01L21/465 , C09K13/04 , C09K13/06
Abstract: 本发明涉及蚀刻处理方法及半导体装置的制造方法。本发明提供了一种能够在工业上有利地对对象物进行蚀刻处理的蚀刻处理方法。本发明涉及一种蚀刻处理方法,使用蚀刻液对对象物(例如α‑Ga2O3等)进行蚀刻处理,其特征在于,所述蚀刻液包含溴,所述对象物至少包含铝或/和镓。
-
-
-
-
-
-
-
-
-