公开(公告)号：CN106571340A

公开(公告)日：2017-04-19

申请号：CN201610621501.0

申请日：2016-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  江宏礼 ,  杨玉麟 ,  叶致锴 ,  杨育佳 ,  刘继文

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供了晶体管结构和晶体管结构的形成方法。晶体管结构包括第一外延材料和第二外延材料的交替层。在一些实施例中，对于一个n‑型或p‑型晶体管，可以去除第一外延材料或第二外延材料。可以去除第一外延材料和第二外延材料的最下的层，并且可以使第一外延材料或第二外延材料的侧壁缩进或凹进。本发明的实施例还涉及应变纳米线CMOS器件和形成方法。

公开(公告)号：CN104124273B

公开(公告)日：2017-03-01

申请号：CN201310306347.4

申请日：2013-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  李东颖 ,  陈忠贤 ,  刘继文

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了一种具有应变缓冲层的MOS器件及其形成方法，该期间包括：衬底；隔离区，延伸至衬底内；以及半导体鳍，高于隔离区的顶面。半导体鳍具有第一晶格常数。半导体区包括：侧壁部分，位于半导体鳍的相对两侧；以及顶部，位于半导体鳍的上方。半导体区具有不同于第一晶格常数的第二晶格常数。应变缓冲层位于半导体鳍和半导体区之间并且与其接触。应变缓冲层包括氧化物。

公开(公告)号：CN103972213B

公开(公告)日：2016-12-28

申请号：CN201310169593.X

申请日：2013-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑敏良 ,  王英郎 ,  陈科维 ,  刘继文 ,  魏国修 ,  黄国峰

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L23/485 ,  H01L21/28518 ,  H01L21/76801 ,  H01L21/76816 ,  H01L21/76855 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件和制造半导体器件的方法。一个示例性的半导体器件包括衬底，该衬底包括分开源极和漏极（S/D）部件的栅极结构。该半导体器件进一步包括形成在衬底上方的第一介电层，该第一介电层包括与S/D部件电接触的第一互连结构。该半导体器件进一步包括形成在第一介电层上方的中间层，该中间层具有与第一互连结构基本上共面的顶面。该半导体器件进一步包括形成在中间层上方的第二介电层，该第二介电层包括与第一互连结构电接触的第二互连结构和与栅极结构电接触的第三互连结构。本发明还提供了一种具有多级互连的半导体器件及其形成方法。

公开(公告)号：CN106098556A

公开(公告)日：2016-11-09

申请号：CN201510777476.0

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张简旭珂 ,  刘继文 ,  吴志楠 ,  林俊泽

IPC: H01L21/336 ,  H01L29/49

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/49

Abstract: 本发明公开了栅极结构和形成栅极结构的方法。在一些实施例中，方法包括在衬底中形成源极/漏极区，以及在源极/漏极区之间形成栅极结构。该栅极结构包括位于衬底上方的栅极介电层、位于栅极介电层上方的功函调节层、位于功函调节层上方的第一金属、位于第一金属上方的粘合层以及位于粘合层上方的第二金属。在一些实施例中，粘合层可以包括第一金属和第二金属的合金，并且可以通过使第一金属和第二金属退火来形成。在其他实施例中，粘合层可以包括第一金属和/或第二金属中的至少一种的氧化物，并且可以至少部分地通过将第一金属暴露于含氧等离子体或自然环境来形成。本发明的实施例还涉及用于器件的金属栅极方案及其形成方法。

公开(公告)号：CN103378136B

公开(公告)日：2016-10-26

申请号：CN201210238742.9

申请日：2012-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱鸣 ,  黄仁安 ,  刘继文

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L21/022 ,  H01L21/02337 ,  H01L21/02362 ,  H01L21/28008 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/165 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本公开内容提供了一种集成电路。集成电路包括：半导体衬底；n‑型场效应晶体管(nFET)，形成在半导体衬底上方并且具有包括高k介电层、位于高k介电层上方的保护层、位于保护层上方的p功函金属以及位于p功函金属上方的多晶硅层的第一栅叠层；以及p‑型场效应晶体管(pFET)，形成在半导体衬底上方并且具有包括高k介电层、位于高k介电层上方的p功函金属以及位于p功函金属上方的金属材料的第二栅叠层。本发明还提供了用于具有高k金属栅极的NFET的结构和方法。

公开(公告)号：CN105895694A

公开(公告)日：2016-08-24

申请号：CN201510582191.1

申请日：2015-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  刘继文 ,  梁英强

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 一种器件包括：第一半导体条、环绕第一半导体条的第一栅极电介质、与第一半导体条重叠的第二半导体条以及环绕第二半导体条的第二栅极电介质。第一栅极电介质接触第二栅极电介质。栅电极具有位于第二半导体条上方的部分以及位于第一和第二半导体条和第一和第二栅极电介质的相对两侧上的额外的部分。本发明的实施例还涉及堆叠的全环栅FinFET及其形成方法。

公开(公告)号：CN105895693A

公开(公告)日：2016-08-24

申请号：CN201510492749.7

申请日：2015-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  刘继文 ,  王志豪 ,  梁英強

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/28 ,  H01L21/336

Abstract: 一种器件包括：延伸至半导体衬底内的隔离区，其中，位于隔离区的相对部分之间的衬底带具有第一宽度。源极/漏极区具有覆盖衬底带的部分，其中，源极/漏极区的上部具有比第一宽度更大的第二宽度。源极/漏极区的上部具有基本垂直侧壁。源极/漏极硅化物区具有接触源极/漏极区的垂直侧壁的内侧壁。本发明实施例涉及具有包裹环绕的硅化物的FinFET及其形成方法。

公开(公告)号：CN104124273A

公开(公告)日：2014-10-29

申请号：CN201310306347.4

申请日：2013-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  李东颖 ,  陈忠贤 ,  刘继文

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了一种具有应变缓冲层的MOS器件及其形成方法，该期间包括：衬底；隔离区，延伸至衬底内；以及半导体鳍，高于隔离区的顶面。半导体鳍具有第一晶格常数。半导体区包括：侧壁部分，位于半导体鳍的相对两侧；以及顶部，位于半导体鳍的上方。半导体区具有不同于第一晶格常数的第二晶格常数。应变缓冲层位于半导体鳍和半导体区之间并且与其接触。应变缓冲层包括氧化物。

公开(公告)号：CN104009070A

公开(公告)日：2014-08-27

申请号：CN201310201889.5

申请日：2013-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王昭雄

IPC: H01L29/423 ,  H01L29/45 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L29/6681 ,  H01L21/28008 ,  H01L21/283 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/66545 ,  H01L29/785

Abstract: 本发明公开了用于鳍状场效应晶体管的金属栅极和栅极接触件结构，其中本公开的实施例包括：衬底，衬底的一部分向上延伸形成鳍状物；覆盖鳍状物的顶面和侧壁的栅极介电层；覆盖栅极介电层的衬垫；以及位于覆盖栅极介电层的衬垫的一部分之上的连续金属部件，其中衬垫从连续金属部件的顶面开始延伸并覆盖金属部件的侧壁，栅极介电层、衬垫和连续金属部件共同形成栅极、栅极接触势垒和栅极接触件。本发明还公开了用于鳍状场效应晶体管的金属栅极和栅极接触件结构。

公开(公告)号：CN103378136A

公开(公告)日：2013-10-30

申请号：CN201210238742.9

申请日：2012-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱鸣 ,  黄仁安 ,  刘继文

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L21/022 ,  H01L21/02337 ,  H01L21/02362 ,  H01L21/28008 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/165 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本公开内容提供了一种集成电路。集成电路包括：半导体衬底；n-型场效应晶体管(nFET)，形成在半导体衬底上方并且具有包括高k介电层、位于高k介电层上方的保护层、位于保护层上方的p功函金属以及位于p功函金属上方的多晶硅层的第一栅叠层；以及p-型场效应晶体管(pFET)，形成在半导体衬底上方并且具有包括高k介电层、位于高k介电层上方的p功函金属以及位于p功函金属上方的金属材料的第二栅叠层。本发明还提供了用于具有高k金属栅极的NFET的结构和方法。