公开(公告)号：CN103516338B

公开(公告)日：2018-11-02

申请号：CN201310237789.8

申请日：2013-06-17

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H03K17/567 ,  H03K17/687

Abstract: 本发明提供一种半导体器件及使用该半导体器件的系统，具有常通型的SiCJFET和常断型的Si型MOSFET。常通型的SiCJFET和常断型的Si型MOSFET级联连接，构成开关电路。根据一个输入信号，常通型的SiCJFET和常断型的Si型MOSFET被控制成具有两个晶体管都设置为截止状态的期间。利用本发明，能够防止级联连接的常通型的JFET和常断型的MOSFET的半导体器件存在因误传导等而被击穿。

公开(公告)号：CN106409819B

公开(公告)日：2021-10-01

申请号：CN201610443218.3

申请日：2016-06-20

Applicant: 瑞萨电子株式会社

Inventor： 武藤邦治 ,  板东晃司 ,  金泽孝光 ,  神田良 ,  田村晃洋 ,  峰岸宏文

IPC: H01L25/07

Abstract: 本发明涉及半导体装置，提高半导体装置的可靠性。形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(HU))经由高侧用中继基板(RB1)而电连接。即，半导体芯片(CHP1(HU))与半导体芯片(CHP3)经由导线(W1)、高侧用中继基板(RB1)和导线(W2)而电连接。同样地，形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(LW))经由低侧用中继基板(RB2)而电连接。即，半导体芯片(CHP1(LW))与半导体芯片(CHP3)经由导线W1、低侧用中继基板(RB2)和导线(W2)而电连接。

公开(公告)号：CN105679728A

公开(公告)日：2016-06-15

申请号：CN201510876267.1

申请日：2015-12-03

Applicant: 瑞萨电子株式会社

Inventor： 御田村和宏 ,  板东晃司 ,  佐藤幸弘 ,  金泽孝光

IPC: H01L23/48 ,  H01L27/082

Abstract: 本发明涉及半导体装置，提高半导体装置的放热特性。例如，半导体装置(PKG1)具有与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第2部分(P2)连接的引线(LD1A(P2))以及与搭载了成为热源的半导体芯片(CHP1)的芯片搭载部(TAB1)的第3部分(P3)连接的引线(LD1A(P3))。并且，引线(LD1A(P2))与引线(LD1A(P3))分别具有从密封体(MR)突出的突出部分。由此，能够提高半导体装置(PKG1)的放热特性。

公开(公告)号：CN102223065A

公开(公告)日：2011-10-19

申请号：CN201110082523.1

申请日：2011-03-30

Applicant: 瑞萨电子株式会社

Inventor： 鲇川一仁 ,  笠井宣利 ,  山内研也 ,  金泽孝光 ,  饭岛大辅 ,  喜多村守 ,  中村诚

IPC: H02M3/155 ,  H02M1/42 ,  H01L25/18

CPC classification number: H01L29/7813 ,  H01L23/3171 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/7811 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/0102 ,  H01L2924/01046 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/30107 ,  H02M1/4225 ,  Y02B70/126 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种电子器件和半导体器件。本发明提供一种通过控制与有源滤波方法的PFC功率源的输出功率相关的PFC功率源的开关电路在PFC功率源中在全负载区域中提高效率的方法。提供控制对电感器进行充电/放电的一对两个开关。电流容量小的MOSFET开关用作开关之一，并且大电流容量的IGBT开关用作另一开关。当用于对PFC功率源的输出端子的电压进行分压的分压电路的输出小于阈值电压时仅操作MOSFET开关。当该输出超过阈值电压时也操作IGBT开关。

公开(公告)号：CN107104057A

公开(公告)日：2017-08-29

申请号：CN201710264506.7

申请日：2011-09-30

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H01L21/60 ,  H01L21/822 ,  H01L27/04 ,  H01L25/07 ,  H01L25/18 ,  H01L25/065

Abstract: 提供一种能够提高半导体器件的可靠性的技术。在本发明中，形成在半导体芯片(CHP1)的表面的栅极焊盘(GPj)以相较于其他引线(漏极引线(DL)和栅极引线(GL))更靠近源极引线(SL)的方式配置。其结果为，根据本发明，能够缩短栅极焊盘(GPj)与源极引线(SL)之间的距离，因此，能够缩短连接栅极焊盘(GPj)和源极引线(SL)的导线(Wgj)的长度。由此可知，根据本发明，能够充分地降低存在于导线(Wgj)的寄生电感。

公开(公告)号：CN106409819A

公开(公告)日：2017-02-15

申请号：CN201610443218.3

申请日：2016-06-20

Applicant: 瑞萨电子株式会社

Inventor： 武藤邦治 ,  板东晃司 ,  金泽孝光 ,  神田良 ,  田村晃洋 ,  峰岸宏文

IPC: H01L25/07

CPC classification number: H02M7/537 ,  H01L23/04 ,  H01L23/3107 ,  H01L23/49541 ,  H01L27/0664 ,  H01L2224/0603 ,  H01L2224/32245 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/181 ,  H02M7/003 ,  H02M7/53875 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L25/07

Abstract: 本发明涉及半导体装置，提高半导体装置的可靠性。形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(HU))经由高侧用中继基板(RB1)而电连接。即，半导体芯片(CHP1(HU))与半导体芯片(CHP3)经由导线(W1)、高侧用中继基板(RB1)和导线(W2)而电连接。同样地，形成有控制电路的半导体芯片(CHP3)与多个IGBT芯片中的半导体芯片(CHP1(LW))经由低侧用中继基板(RB2)而电连接。即，半导体芯片(CHP1(LW))与半导体芯片(CHP3)经由导线W1、低侧用中继基板(RB2)和导线(W2)而电连接。

公开(公告)号：CN103516338A

公开(公告)日：2014-01-15

申请号：CN201310237789.8

申请日：2013-06-17

Applicant: 瑞萨电子株式会社

Inventor： 金泽孝光 ,  秋山悟

IPC: H03K17/567 ,  H03K17/687

CPC classification number: H01L27/0883 ,  H01L23/49562 ,  H01L23/49575 ,  H01L27/098 ,  H01L29/1608 ,  H01L29/7827 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49111 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/3011 ,  H02P27/06 ,  H03K3/012 ,  H03K17/102 ,  H03K17/107 ,  H03K17/567 ,  H03K2017/6875 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及使用该半导体器件的系统，具有常通型的SiCJFET和常断型的Si型MOSFET。常通型的SiCJFET和常断型的Si型MOSFET级联连接，构成开关电路。根据一个输入信号，常通型的SiCJFET和常断型的Si型MOSFET被控制成具有两个晶体管都设置为截止状态的期间。利用本发明，能够防止级联连接的常通型的JFET和常断型的MOSFET的半导体器件存在因误传导等而被击穿。

公开(公告)号：CN105470248B

公开(公告)日：2020-03-27

申请号：CN201510633696.6

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 佐藤幸弘 ,  舩津胜彦 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L25/10 ,  H01L25/11 ,  H01L23/528

Abstract: 本发明提供一种半导体器件，抑制半导体器件的可靠性降低。半导体器件具有形成于陶瓷衬底(CS1)上的多个金属图案(MP)以及搭载于多个金属图案(MP)的多个半导体芯片。另外，多个金属图案(MP)具有相互相对的金属图案(MPH)和金属图案(MPU)。另外，设置于金属图案(MPH)与金属图案(MPU)之间且从多个金属图案(MP)暴露的区域(EX1)沿着金属图案(MPH)的延伸方向以锯齿状延伸。

公开(公告)号：CN105470226A

公开(公告)日：2016-04-06

申请号：CN201510632177.8

申请日：2015-09-29

Applicant: 瑞萨电子株式会社

Inventor： 舩津胜彦 ,  佐藤幸弘 ,  金泽孝光 ,  小井土雅宽 ,  田谷博美

IPC: H01L23/488

Abstract: 本发明提供一种半导体器件，其目的在于，抑制半导体器件的可靠性降低。半导体器件具有：形成在陶瓷衬底(CS1)上的多个金属图案(MP)；和搭载在多个金属图案(MP)中的一部分上的半导体芯片(CP)。另外，在多个金属图案(MP)的周缘部形成有多个凹部(DP)。另外，在多个金属图案(MP)中的与半导体芯片(CP)重叠的区域不形成多个凹部(DP)。另外，在多个金属图案(MP)中的、配置在最靠近陶瓷衬底(CS1)的上表面(CSt)的周缘部的位置的多个金属图案(MPT)上设置有多个凹部(DP)。

公开(公告)号：CN101866909B

公开(公告)日：2012-06-13

申请号：CN201010167369.3

申请日：2007-12-28

Applicant: 瑞萨电子株式会社

Inventor： 大泽通孝 ,  金泽孝光

IPC: H01L25/07 ,  H01L23/495

Abstract: 现有的半导体模块由于使用了绝缘基板以及在其上形成的配线层，所以提高了成本，为了克服该缺点，本发明提供一种双向开关模块。其构成为，在成为散热板的第1金属底板上，载置具有与所述双向开关电路的第1节点连接的接合电极的第1半导体元件，并且同样地在成为散热板的第2金属底板上，载置具有与所述双向开关电路的第2节点连接的接合电极的第2半导体元件。所述第1半导体元件的所述接合电极与所述第1金属底板为同一电位，并且所述第2半导体元件的所述接合电极与所述第2金属底板为同一电位。并且，各金属底板与所述各半导体元件的非接合电极分别利用金属细线进行连接，构成所述双向开关电路。