-
公开(公告)号：CN108109649B
公开(公告)日：2021-10-26
申请号：CN201810154403.X
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4096
Abstract: 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位(负反馈)将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN105470252A
公开(公告)日：2016-04-06
申请号：CN201510626195.5
申请日：2015-09-28
Applicant: 瑞萨电子株式会社
Abstract: 提供一种半导体器件，使得可以促进面积减小同时维持ESD电阻。所述半导体器件包括电力线、接地线和设置在所述电力线和所述接地线之间以处理静电放电的保护电路。所述保护电路包括第一晶体管、第一电阻性元件、第二晶体管、第一电容性元件、第一反相器和第一保护晶体管。所述第二晶体管的栅极宽度比所述第一晶体管的栅极宽度更窄。
-
公开(公告)号：CN105470252B
公开(公告)日：2020-06-12
申请号：CN201510626195.5
申请日：2015-09-28
Applicant: 瑞萨电子株式会社
Abstract: 提供一种半导体器件，使得可以促进面积减小同时维持ESD电阻。所述半导体器件包括电力线、接地线和设置在所述电力线和所述接地线之间以处理静电放电的保护电路。所述保护电路包括第一晶体管、第一电阻性元件、第二晶体管、第一电容性元件、第一反相器和第一保护晶体管。所述第二晶体管的栅极宽度比所述第一晶体管的栅极宽度更窄。
-
公开(公告)号：CN102969015B
公开(公告)日：2018-03-06
申请号：CN201210309382.7
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4096 , G11C7/06
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部（节点D）的电位将变高。将所述电位输入（负反馈）到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位（负反馈）将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN101150113B
公开(公告)日：2011-04-13
申请号：CN200710006908.3
申请日：2007-01-30
Applicant: 瑞萨电子株式会社
IPC: H01L23/525 , H01L27/04 , H01L21/768 , H01L21/822
CPC classification number: H01L23/5256 , H01H85/041 , H01L23/5227 , H01L23/525 , H01L23/528 , H01L23/5283 , H01L23/53228 , H01L23/53238 , H01L23/5329 , H01L23/62 , H01L2924/0002 , H01L2924/00
Abstract: 所提供的是一种具有电熔断器结构的半导体器件，所述电熔断器结构接收电流的供给以便可以在不损坏熔断器周围部分的情况下被切断。电熔断器电连接在电路和作为备用电路的冗余电路之间。在利用树脂密封这些电路之后，熔断器可以通过从外部接收电流的供给而被切断。电熔断器形成在精细层中，且由主布线和阻挡膜制成。主布线和阻挡膜中每一个的线性膨胀系数大于每一个绝缘层的线性膨胀系数。主布线和阻挡膜中每一个的熔点低于每一个绝缘层的熔点。
-
Patent Agency Ranking
公开(公告)号：CN108109649A
公开(公告)日：2018-06-01
申请号：CN201810154403.X
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4096
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位(负反馈)将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN101241900B
公开(公告)日：2012-10-31
申请号：CN200710136231.5
申请日：2007-07-11
Applicant: 瑞萨电子株式会社
IPC: H01L23/525
CPC classification number: H01L23/5256 , H01L2924/0002 , H01L2924/00
Abstract: 本发明旨在提供能使用电熔丝执行可靠援救处理的半导体集成电路。本发明设置有熔丝布线、第一电极焊盘、第二电极焊盘、污染控制层及第一通孔布线和第二通孔布线。而且熔丝布线由超过预定电流值通过而切断。第一电极焊盘与熔丝布线的一侧连接。第二电极焊盘与熔丝布线的另一侧连接。经由绝缘层在熔丝布线的上层和下层中形成污染控制层。在熔丝布线的侧面，经由绝缘层形成一对第一通孔布线，它与污染控制层连接并且包围熔丝布线。关于熔丝布线，在第一通孔布线的外侧形成一对第二通孔布线，使得可以包围第一通孔布线。
-
公开(公告)号：CN101079420B
公开(公告)日：2010-12-22
申请号：CN200710104279.8
申请日：2007-05-25
Applicant: 瑞萨电子株式会社
IPC: H01L27/02 , H01L23/525
CPC classification number: G11C17/18 , G11C17/165 , G11C29/027 , G11C29/028 , G11C29/785 , H01L23/5256 , H01L27/101 , H01L2924/0002 , H01L2924/00
Abstract: 在熔丝程序电路(FPK1-FPKn)中，使用多层金属布线的第3层以上的金属布线(M(i))来实现熔丝元件FS。在各熔丝程序电路中，使用扫描触发器(FSSR和PSR)来依次传输程序信息和熔丝选择信息，有选择地逐个电切断熔丝。可以低功耗且低占有面积地实现具备即便在封装安装后也可进行编程的熔丝元件的熔丝程序电路。
-
公开(公告)号：CN102969015A
公开(公告)日：2013-03-13
申请号：CN201210309382.7
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4096 , G11C7/06
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部（节点D）的电位将变高。将所述电位输入（负反馈）到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位（负反馈）将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN102157490A
公开(公告)日：2011-08-17
申请号：CN201110048498.5
申请日：2007-01-30
Applicant: 瑞萨电子株式会社
IPC: H01L23/525
CPC classification number: H01L23/5256 , H01H85/041 , H01L23/5227 , H01L23/525 , H01L23/528 , H01L23/5283 , H01L23/53228 , H01L23/53238 , H01L23/5329 , H01L23/62 , H01L2924/0002 , H01L2924/00
Abstract: 所提供的是一种具有电熔断器结构的半导体器件，所述电熔断器结构接收电流的供给以便可以在不损坏熔断器周围部分的情况下被切断。电熔断器电连接在电路和作为备用电路的冗余电路之间。在利用树脂密封这些电路之后，熔断器可以通过从外部接收电流的供给而被切断。电熔断器形成在精细层中，且由主布线和阻挡膜制成。主布线和阻挡膜中每一个的线性膨胀系数大于每一个绝缘层的线性膨胀系数。主布线和阻挡膜中每一个的熔点低于每一个绝缘层的熔点。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
