公开(公告)号：CN101546752B

公开(公告)日：2011-08-10

申请号：CN200910127940.6

申请日：2009-03-27

Applicant: 瑞萨电子株式会社

Inventor： 永井隆行

IPC: H01L23/60 ,  H01L23/64 ,  H01L23/52

CPC classification number: H01L27/0259

Abstract: 本发明提供一种半导体器件。本发明旨在减少其中提供有半导体器件的保护电路的面积，本发明的半导体器件具有第一导电型阱、在阱中形成的多个第一扩散层、在阱中形成中的多个第二扩散层以及在阱中形成的扩散电阻层，其中，第一扩散层具有第二导电型，并且被彼此并行地连接至半导体器件的输入/输出端；第二扩散层与多个第一扩散层交替地设置，并且被连接至电源或地；扩散电阻层具有第二导电型，并且位于与多个第二扩散层中的任何一个邻近；该扩散电阻层被连接至半导体器件的输入/输出端，同时与第一扩散层并行地设置，并且连接内部电路和半导体器件的输入/输出端。

公开(公告)号：CN101097916B

公开(公告)日：2011-04-27

申请号：CN200710109034.4

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 永井隆行

IPC: H01L27/02 ,  H01L27/06 ,  H01L23/60 ,  H02H9/00

CPC classification number: H01L29/87 ,  H01L23/62 ,  H01L27/0262 ,  H01L29/0626 ,  H01L29/66121 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 根据本发明的实施例，涉及一种包括第一电源端子、第二电源端子以及输入/输出端子的用于半导体器件的静电放电保护电路，包括：使浪涌电流从输入/输出端子流到第二电源端子的闸流管；以及双极性晶体管，其使浪涌电流从第一电源端子流到输入/输出端子。

公开(公告)号：CN104218079B

公开(公告)日：2021-04-23

申请号：CN201410241729.8

申请日：2014-06-03

Applicant: 瑞萨电子株式会社

Inventor： 井上隆 ,  中山达峰 ,  冈本康宏 ,  川口宏 ,  竹胁利至 ,  名仓延宏 ,  永井隆行 ,  三浦喜直 ,  宫本广信

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。

公开(公告)号：CN1755945B

公开(公告)日：2012-05-30

申请号：CN200510113350.X

申请日：2005-09-28

Applicant: 瑞萨电子株式会社

Inventor： 永井隆行

IPC: H01L29/78

CPC classification number: H01L29/665 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/66484 ,  H01L29/6659 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明提供一种能够通过自对准工艺得到具有大约5至10V快速返回耐压的器件的半导体装置。该半导体装置包括以预定间隔靠近主栅极布置的两个或更多个辅栅极，以及从所述源/漏层端部到靠近主栅极端部连续布置的低浓度层，低浓度层具有与源/漏层相同的电位型，并且具有比源/漏层的杂质浓度低的杂质浓度。

公开(公告)号：CN104218079A

公开(公告)日：2014-12-17

申请号：CN201410241729.8

申请日：2014-06-03

Applicant: 瑞萨电子株式会社

Inventor： 井上隆 ,  中山达峰 ,  冈本康宏 ,  川口宏 ,  竹胁利至 ,  名仓延宏 ,  永井隆行 ,  三浦喜直 ,  宫本广信

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/28264 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/308 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/513 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7787 ,  H01L29/7827

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。

公开(公告)号：CN101414563B

公开(公告)日：2011-04-13

申请号：CN200810161947.5

申请日：2005-09-28

Applicant: 瑞萨电子株式会社

Inventor： 永井隆行

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/665 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/66484 ,  H01L29/6659 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明涉及形成半导体器件的方法。本发明提供一种能够通过自对准工艺得到具有大约5至10V快速返回耐压的器件的半导体装置。该半导体装置包括以预定间隔靠近主栅极布置的两个或更多个辅栅极，以及从所述源/漏层端部到靠近主栅极端部连续布置的低浓度层，低浓度层具有与源/漏层相同的电位型，并且具有比源/漏层的杂质浓度低的杂质浓度。