公开(公告)号：CN111684604B

公开(公告)日：2023-08-18

申请号：CN201980011408.X

申请日：2019-07-01

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  兼武昭德 ,  白川彻 ,  樱井洋辅

IPC: H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。

公开(公告)号：CN114127930A

公开(公告)日：2022-03-01

申请号：CN202080047040.5

申请日：2020-11-30

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  白川彻 ,  阿形泰典

IPC: H01L27/07 ,  H01L29/06

Abstract: 提供一种半导体装置，其具备半导体基板，该半导体基板具有晶体管部和二极管部，在晶体管部的俯视半导体基板时的二极管部侧的端部具有抑制第二导电型载流子注入的注入抑制区，二极管部具有包含寿命抑制剂的寿命控制区。晶体管部和二极管部双方在半导体基板的表面具有第二导电型的基区，晶体管部在半导体基板的表面还具有第一导电型的发射区和掺杂浓度高于基区的掺杂浓度的第二导电型的抽出区，在注入抑制区不设置发射区和抽出区。

公开(公告)号：CN109417086B

公开(公告)日：2021-08-31

申请号：CN201780039689.0

申请日：2017-11-24

Applicant: 富士电机株式会社

Inventor： 尾崎大辅 ,  河野凉一

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/47 ,  H01L29/872

Abstract: 本发明提供具备有源部和终端结构部的半导体装置。所述半导体装置具备：设置于半导体基板的有源部以及设置于半导体基板的正面侧的终端且缓和终端的电场的终端结构部。在施加额定电压时，对于终端结构部的正面侧的电场分布而言，有源部侧的端部的电场可以比正面侧的电场分布的最大值小。另外，终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。

公开(公告)号：CN116613202A

公开(公告)日：2023-08-18

申请号：CN202211675712.4

申请日：2022-12-26

Applicant: 富士电机株式会社

Inventor： 樱井洋辅 ,  山野彰生 ,  野口晴司 ,  浜崎竜太郎 ,  山田拓弥 ,  尾崎大辅

IPC: H01L29/739 ,  H01L29/423

Abstract: 提供一种半导体装置，降低半导体装置的导通损耗。与栅极沟槽部接触的两个台面部中的一个台面部是掺杂浓度高于漂移区的掺杂浓度的第一导电型的发射区与栅极沟槽部接触地配置的有源台面部，与栅极沟槽部接触的两个台面部中的另一个台面部是不具有发射区的虚设台面部，虚设台面部与发射电极之间的电阻即虚设接触电阻是有源台面部与发射电极之间的电阻即有源接触电阻的1000倍以上。

公开(公告)号：CN106128946B

公开(公告)日：2019-03-08

申请号：CN201610702029.3

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L21/265 ,  H01L21/285 ,  H01L21/324 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/167 ,  H01L29/36 ,  H01L29/423 ,  H01L29/66 ,  H01L29/739

Abstract: n型FS层(14)具有使在施加额定电压时扩散的耗尽层停止于n型FS层(14)内部的总杂质量，并具有n‑型漂移层(1)的总杂质量。此外，n型FS层(14)具有如下的浓度梯度，即n型FS层(14)的杂质浓度从p+型集电极层(15)向p型基极层(5)减少，且其扩散深度为大于或等于20μm。并且，在n型FS层(14)与p+型集电极层(15)之间包括n+型缓冲层(13)，该n+型缓冲层(13)的峰值杂质浓度比n型FS层(14)的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层(15)的峰值杂质浓度的十分之一。因此，能够提供一种场阻断(FS)绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。

公开(公告)号：CN107112370A

公开(公告)日：2017-08-29

申请号：CN201680004883.0

申请日：2016-06-15

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  高桥英纪 ,  御田村直树 ,  岛村亚希 ,  尾崎大辅

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供如下一种半导体装置：即使在作为初始材料的母材晶圆所含有的碳、氧的杂质浓度不同的情况下，也能够使照射电子射线后的处理晶圆之间的能级不同的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。例如具备：第一导电型的漂移区(11)，其具有通过电子射线等的照射而产生的晶体缺陷；第一导电型的第一主电极区(13)，其配置于漂移区(11)的一部分，该第一主电极区的杂质浓度比漂移区(11)的杂质浓度高；以及第二导电型的第二主电极区(12)，其以与第一主电极区13相离的方式配置于漂移区(11)的另一部分，其中，晶体缺陷包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，该晶体缺陷的缺陷密度被设定为：在深能级瞬态谱法的测定中鉴定的第一复合缺陷的能级的信号峰强度为第二复合缺陷的能级的信号峰强度的5倍以上。

公开(公告)号：CN103534811B

公开(公告)日：2016-09-21

申请号：CN201280023905.X

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0847 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395

Abstract: n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n‑型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。

公开(公告)号：CN116348995A9

公开(公告)日：2023-08-04

申请号：CN202280007098.6

申请日：2022-05-18

Applicant: 富士电机株式会社

Inventor： 野口晴司 ,  浜崎竜太郎 ,  尾崎大辅 ,  樱井洋辅 ,  山田拓弥

IPC: H01L21/336

Abstract: 本发明提供一种半导体装置(100)，其具备：第一导电型的发射区(12)，其与栅极沟槽部(40)接触；第二导电型的接触区(15)，其在栅极沟槽部的长度方向上与发射区交替地配置；第一沟槽接触部(54-1)，其设置到接触区的内部；第二沟槽接触部(54-2)，其设置到发射区的内部；第二导电型的第一插塞部(201)，其被设置为与第一沟槽接触部的下端接触，且浓度比基区的浓度高；以及第二导电型的第二插塞部(202)，其被设置为与第二沟槽接触部的下端接触，并设置到比第一插塞部更靠下表面侧的位置，且浓度比基区的浓度高。

公开(公告)号：CN107112370B

公开(公告)日：2020-08-28

申请号：CN201680004883.0

申请日：2016-06-15

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  高桥英纪 ,  御田村直树 ,  岛村亚希 ,  尾崎大辅

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供如下一种半导体装置：即使在作为初始材料的母材晶圆所含有的碳、氧的杂质浓度不同的情况下，也能够使照射电子射线后的处理晶圆之间的能级不同的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。例如具备：第一导电型的漂移区(11)，其具有通过电子射线等的照射而产生的晶体缺陷；第一导电型的第一主电极区(13)，其配置于漂移区(11)的一部分，该第一主电极区的杂质浓度比漂移区(11)的杂质浓度高；以及第二导电型的第二主电极区(12)，其以与第一主电极区13相离的方式配置于漂移区(11)的另一部分，其中，晶体缺陷包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，该晶体缺陷的缺陷密度被设定为：在深能级瞬态谱法的测定中鉴定的第一复合缺陷的能级的信号峰强度为第二复合缺陷的能级的信号峰强度的5倍以上。

公开(公告)号：CN103534811A

公开(公告)日：2014-01-22

申请号：CN201280023905.X

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0847 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395

Abstract: n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n-型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm-3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。