-
Patent Agency Ranking
公开(公告)号：CN109417086B
公开(公告)日：2021-08-31
申请号：CN201780039689.0
申请日：2017-11-24
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/41 , H01L29/47 , H01L29/872
Abstract: 本发明提供具备有源部和终端结构部的半导体装置。所述半导体装置具备：设置于半导体基板的有源部以及设置于半导体基板的正面侧的终端且缓和终端的电场的终端结构部。在施加额定电压时，对于终端结构部的正面侧的电场分布而言，有源部侧的端部的电场可以比正面侧的电场分布的最大值小。另外，终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。
-
公开(公告)号：CN104969359B
公开(公告)日：2017-10-17
申请号：CN201480007250.6
申请日：2014-03-14
Applicant: 富士电机株式会社
IPC: H01L29/861 , H01L21/329 , H01L29/06 , H01L29/868
CPC classification number: H01L29/861 , H01L29/0615 , H01L29/0619 , H01L29/36
Abstract: 本发明的半导体装置(100)具备配置在n漂移区域(2)上的p阳极区域(4)、以及配置在n漂移区域(2)上的与p阳极区域(4)相接的p扩散区域(5)。具备配置在n‑区域(3)上的与p扩散区域(5)相接的电阻区域(6)、多根p保护环区域(8)、以及与p保护环区域(8)分离配置的p截断区域(9)。通过设置p扩散区域(5)，在反向恢复时集中于p阳极区域的空穴的俘获得到抑制，从而能够提供具有较高的反向恢复容限的半导体装置。
-
公开(公告)号：CN117712153A
公开(公告)日：2024-03-15
申请号：CN202311086483.7
申请日：2023-08-28
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/331
Abstract: 提供一种半导体装置及其制造方法。能够抑制具有接触沟槽的构造中的栅极阈值电压的偏差。具备：第一导电型的半导体基板；绝缘栅型电极构造，其被埋入到设置于半导体基板的第一沟槽；第二导电型的基极区，其以与第一沟槽相接的方式设置于半导体基板；第一导电型的第一主电极区，其以与第一沟槽相接的方式设置于基极区的上部；第二导电型的多晶硅膜，其被埋入到设置于半导体基板的第二沟槽，且与基极区相接，第二导电型的多晶硅膜的杂质浓度比基极区的杂质浓度高；以及第二主电极区，其设置于半导体基板的下表面侧。
-
公开(公告)号：CN109417086A
公开(公告)日：2019-03-01
申请号：CN201780039689.0
申请日：2017-11-24
Applicant: 富士电机株式会社
IPC: H01L29/06 , H01L29/41 , H01L29/47 , H01L29/872
Abstract: 本发明提供具备有源部和终端结构部的半导体装置。所述半导体装置具备：设置于半导体基板的有源部以及设置于半导体基板的正面侧的终端且缓和终端的电场的终端结构部。在施加额定电压时，对于终端结构部的正面侧的电场分布而言，有源部侧的端部的电场可以比正面侧的电场分布的最大值小。另外，终端结构部的电场分布在比终端结构部的中心靠近与有源部相反的边缘侧的位置可以具有电场的最大峰。
-
公开(公告)号：CN104969359A
公开(公告)日：2015-10-07
申请号：CN201480007250.6
申请日：2014-03-14
Applicant: 富士电机株式会社
IPC: H01L29/861 , H01L21/329 , H01L29/06 , H01L29/868
CPC classification number: H01L29/861 , H01L29/0615 , H01L29/0619 , H01L29/36
Abstract: 本发明的半导体装置(100)具备配置在n漂移区域(2)上的p阳极区域(4)、以及配置在n漂移区域(2)上的与p阳极区域(4)相接的p扩散区域(5)。具备配置在n-区域(3)上的与p扩散区域(5)相接的电阻区域(6)、多根p保护环区域(8)、以及与p保护环区域(8)分离配置的p截断区域(9)。通过设置p扩散区域(5)，在反向恢复时集中于p阳极区域的空穴的俘获得到抑制，从而能够提供具有较高的反向恢复容限的半导体装置。
-
-
-
-
Search Results
5
records
(took 0.02 seconds)
