一种相变存储器光刻工艺优化方法

    公开(公告)号:CN114721230B

    公开(公告)日:2024-09-03

    申请号:CN202210276000.9

    申请日:2022-03-21

    Abstract: 本发明涉及一种相变存储器光刻工艺优化方法,包括:步骤(1):当每片所述晶圆表面不平整度α相同时,在光刻和刻蚀中确定相变存储器的第一光刻工艺窗口;步骤(2):当特定图形的周期和线宽不一致时,在光刻和刻蚀中确定相变存储器的第二光刻工艺窗口,其中,所述特定图形为晶圆上的电路图形;步骤(3):取所述第一光刻工艺窗口和第二光刻工艺窗口的重叠部分作为最终共同工艺窗口,并将所述最终共同工艺窗口的中心作为最佳曝光条件。本发明能够得到相变存储器的最优光刻工艺窗口。

    一种相变存储器光刻工艺优化方法

    公开(公告)号:CN114721230A

    公开(公告)日:2022-07-08

    申请号:CN202210276000.9

    申请日:2022-03-21

    Abstract: 本发明涉及一种相变存储器光刻工艺优化方法,包括:步骤(1):当每片所述晶圆表面不平整度α相同时,在光刻和刻蚀中确定相变存储器的第一光刻工艺窗口;步骤(2):当特定图形的周期和线宽不一致时,在光刻和刻蚀中确定相变存储器的第二光刻工艺窗口,其中,所述特定图形为晶圆上的电路图形;步骤(3):取所述第一光刻工艺窗口和第二光刻工艺窗口的重叠部分作为最终共同工艺窗口,并将所述最终共同工艺窗口的中心作为最佳曝光条件。本发明能够得到相变存储器的最优光刻工艺窗口。

    一种相变存储单元及其制作方法

    公开(公告)号:CN114361202A

    公开(公告)日:2022-04-15

    申请号:CN202111523997.5

    申请日:2021-12-14

    Abstract: 本发明涉及一种相变存储单元及其制作方法,相变存储单元包括:衬底;至少一个下电极,所述下电极设置于衬底中,所述下电极的上接触面暴露于衬底外且与衬底上表面持平;相变材料层,所述相变材料层水平部分与下电极连接,所述相变材料层为L形;填充材料,所述填充材料设置于相变材料层竖直部分上方,并与相变材料层一同构成相变存储结构;上电极,所述上电极设置于相变材料层的上方。本发明能够有效缩小相变存储单元的的相变区域。

    一种相变存储单元及其制作方法

    公开(公告)号:CN114361202B

    公开(公告)日:2024-12-03

    申请号:CN202111523997.5

    申请日:2021-12-14

    Abstract: 本发明涉及一种相变存储单元及其制作方法,相变存储单元包括:衬底;至少一个下电极,所述下电极设置于衬底中,所述下电极的上接触面暴露于衬底外且与衬底上表面持平;相变材料层,所述相变材料层水平部分与下电极连接,所述相变材料层为L形;填充材料,所述填充材料设置于相变材料层竖直部分上方,并与相变材料层一同构成相变存储结构;上电极,所述上电极设置于相变材料层的上方。本发明能够有效缩小相变存储单元的的相变区域。

    一种制作相变存储单元相变单元的方法

    公开(公告)号:CN101964394B

    公开(公告)日:2012-10-17

    申请号:CN200910055386.5

    申请日:2009-07-24

    Abstract: 本发明提供了一种制作相变存储单元相变单元的方法,包括:提供相变单元基底,所述相变单元基底包括第一钝化层、贯穿所述第一钝化层的金属层、以及位于所述第一钝化层上的第二钝化层;在所述相变单元基底上形成粘附层;刻蚀所述粘附层和所述第二钝化层至露出所述金属层,形成预填充开口,所述预填充开口的位置和所述金属层的位置对应;在所述粘附层及预填充开口上形成相变材料;依次去除所述第二钝化层上的所述相变材料和所述粘附层。可有效解决传统制作方法中存在的相变材料易从预填充开口中剥落的问题和引入新的存储单元结构导致相变材料加热机制改变以及相变材料污染的问题。

    低压低功耗、高密度相变存储器单元阵列的制备方法

    公开(公告)号:CN101494196B

    公开(公告)日:2010-08-04

    申请号:CN200910045929.5

    申请日:2009-01-22

    Abstract: 本发明提供的低压低功耗、高密度相变存储器单元阵列的制备方法,其首先利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层,然后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在已形成的结构上制备纳米图形,并利用RIE将其干法刻蚀成纳米柱状结构,接着再利用CVD技术在纳米柱状结构上沉积一绝缘层,并利用化学机械抛光技术将其磨平至所述第二介质材料层,接着利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层,最后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列,如此可制备出100nm以下的高密度低功耗的纳米相变存储单元阵列。

    低压低功耗、高密度相变存储器单元阵列的制备方法

    公开(公告)号:CN101494196A

    公开(公告)日:2009-07-29

    申请号:CN200910045929.5

    申请日:2009-01-22

    Abstract: 本发明提供的低压低功耗、高密度相变存储器单元阵列的制备方法,其首先利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层,然后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在已形成的结构上制备纳米图形,并利用RIE将其干法刻蚀成纳米柱状结构,接着再利用CVD技术在纳米柱状结构上沉积一绝缘层,并利用化学机械抛光技术将其磨平至所述第二介质材料层,接着利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层,最后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列,如此可制备出100nm以下的高密度低功耗的纳米相变存储单元阵列。

Patent Agency Ranking