-
公开(公告)号：CN101964394B
公开(公告)日：2012-10-17
申请号：CN200910055386.5
申请日：2009-07-24
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种制作相变存储单元相变单元的方法，包括：提供相变单元基底，所述相变单元基底包括第一钝化层、贯穿所述第一钝化层的金属层、以及位于所述第一钝化层上的第二钝化层；在所述相变单元基底上形成粘附层；刻蚀所述粘附层和所述第二钝化层至露出所述金属层，形成预填充开口，所述预填充开口的位置和所述金属层的位置对应；在所述粘附层及预填充开口上形成相变材料；依次去除所述第二钝化层上的所述相变材料和所述粘附层。可有效解决传统制作方法中存在的相变材料易从预填充开口中剥落的问题和引入新的存储单元结构导致相变材料加热机制改变以及相变材料污染的问题。
-
公开(公告)号：CN101969099A
公开(公告)日：2011-02-09
申请号：CN200910055512.7
申请日：2009-07-28
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种相变存储单元的加热层的制作方法，包括：在基底上在基底上沉积氮化钛薄膜；在氮氧混合气体环境中，将所述氮化钛薄膜进行退火，形成氮氧化钛薄膜。还提供一种相变存储单元，包括：衬底、位于所述衬底上的绝缘层、贯穿所述绝缘层的相变单元，所述相变单元包括依次形成在所述衬底上的下电极、第一加热层、第一相变层、上电极，所述第一加热层的材料为氮氧化钛。所述加热层与相变层的粘附性很好、且有利于降低相变存储单元的功耗。
-
公开(公告)号：CN101964394A
公开(公告)日：2011-02-02
申请号：CN200910055386.5
申请日：2009-07-24
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种制作相变存储单元相变单元的方法，包括：提供相变单元基底，所述相变单元基底包括第一钝化层、贯穿所述第一钝化层的金属层、以及位于所述第一钝化层上的第二钝化层；在所述相变单元基底上形成粘附层；刻蚀所述粘附层和所述第二钝化层至露出所述金属层，形成预填充开口，所述预填充开口的位置和所述金属层的位置对应；在所述粘附层及预填充开口上形成相变材料；依次去除所述第二钝化层上的所述相变材料和所述粘附层。可有效解决传统制作方法中存在的相变材料易从预填充开口中剥落的问题和引入新的存储单元结构导致相变材料加热机制改变以及相变材料污染的问题。
-
公开(公告)号：CN111446364B
公开(公告)日：2023-06-16
申请号：CN201910045628.6
申请日：2019-01-17
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 林静
IPC: H10N97/00
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成第一电极层；在第一电极层上形成第一反应层；对所述第一反应层和第一电极层进行第一处理，使所述第一反应层和部分厚度第一电极层的材料之间相互反应，将所述第一反应层和部分厚度的第一电极层转化为形成于剩余所述第一电极层上的第二电极层；在第二电极层上形成电容介质层；在电容介质层上形成第三电极层。本发明在第一处理的过程中，第一反应层和第一电极层的材料之间相互扩散并发生反应，当第一电极层表面形成有凹坑时，所形成的第二电极层材料还会填充至该凹坑中，使第二电极层的表面平坦度较高，从而改善尖端漏电的问题，进而改善包含有电容结构的半导体器件。
-
公开(公告)号：CN106952909B
公开(公告)日：2020-03-10
申请号：CN201610006664.8
申请日：2016-01-06
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 林静
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种半导体结构及其形成方法，其中，在形成第一应力层和第二应力层之后，形成覆盖第一应力层的第一覆盖层和覆盖第二应力层的第二覆盖层，并在形成第一覆盖层和第二覆盖层之后，形成填充于第一覆盖层和第二覆盖层之间间隙内的间隔层。所述间隔层表面高于第一覆盖层和第二覆盖层的顶角位置，能够限制第一覆盖层和第二覆盖层的顶角上生长第三覆盖层和第四覆盖层，从而限制第三覆盖层和第四覆盖层相互连接，进而限制第一晶体管区域和第二晶体管区域所形成的金属硅化物相互连接。
-
Patent Agency Ranking
公开(公告)号：CN105374685B
公开(公告)日：2019-01-25
申请号：CN201410439757.0
申请日：2014-08-30
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 林静
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成牺牲层；在所述牺牲层内形成暴露出半导体衬底表面的沟槽；在所述沟槽的半导体衬底表面形成若干堆叠的异质层，所述异质层包括位于底层的第一半导体层和位于第一半导体层表面的第二半导体层，且第一半导体层和第二半导体层材料不同；去除所述牺牲层；沿所述异质层的侧面对第一半导体层进行刻蚀，直至第一半导体层宽度小于第二半导体层的宽度。选择性的刻蚀第一半导体层，暴露出更多的第二半导体层表面，最大限度增加沟道长度，获得电学性能提升。
-
公开(公告)号：CN105990147B
公开(公告)日：2019-01-22
申请号：CN201510089794.8
申请日：2015-02-27
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种半导体器件及其制作方法和电子装置，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干悬置的第一纳米线，以及位于所述第一纳米线两端的侧墙，在所述侧墙外侧的半导体衬底上形成有源极区域、漏极区域；形成环绕第一纳米线整个外表面的外延层；在所述半导体衬底上形成沿所述第一纳米线的径向方向环绕所述外延层的一部分的栅极结构；对所述源极区域、漏极区域进行掺杂，以分别形成源极、漏极；去除所述侧墙；刻蚀去除所述第一纳米线，保留所述外延层，以形成第二纳米线。根据本发明的制作方法形成的全环栅纳米线场效应晶体管，具有空心的纳米线结构，可减小漏电流、提高电子迁移率，进而提高器件的整体性能和可靠性。
-
公开(公告)号：CN106972022A
公开(公告)日：2017-07-21
申请号：CN201610014814.X
申请日：2016-01-11
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 林静
IPC: H01L27/11524 , H01L29/423
Abstract: 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有隧穿介电层、浮栅和栅极介电层；在所述栅极介电层上形成多晶硅盖层；在所述多晶硅盖层和所述栅极介电层中形成沟槽；对所述多晶硅盖层的表面和所述沟槽底部露出的浮栅的表面进行处理，以使所述多晶硅盖层和所述沟槽底部露出的浮栅的表面的氧化物转变为氟化物；去除所述多晶硅盖层和所述沟槽底部的浮栅的表面的氟化物；形成覆盖所述多晶硅盖层以及所述沟槽的控制栅。该方法可以避免在多晶硅盖层和控制之间形成界面层，防止快速存储器器件的高压区域由于界面层而导致擦除状态失败。该半导体器件和电子装置具有较高的稳定性。
-
公开(公告)号：CN104425375B
公开(公告)日：2017-06-16
申请号：CN201310380190.X
申请日：2013-08-27
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 林静
IPC: H01L21/8238
Abstract: 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；对所述凹槽实施预处理；在所述凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽；在所述嵌入式锗硅层上形成帽层。根据本发明，在降低温度和处理时间的情况下，可以确保对所述凹槽的预处理达到对所述凹槽的洁净度的要求，保证后续外延生长所述籽晶层和所述嵌入式锗硅层的质量。
-
公开(公告)号：CN102856202B
公开(公告)日：2016-12-14
申请号：CN201110180763.5
申请日：2011-06-29
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种半导体结构及其形成方法，以及一种PMOS晶体管及其形成方法，本发明所提供的PMOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构，以及位于所述栅极结构两侧半导体衬底内的凹槽；在所述凹槽底部形成硅锗种子层；在所述硅锗种子层表面形成第一硅锗渐变层；在所述第一硅锗渐变层上形成硅锗体层，且所述硅锗体层表面低于半导体衬底表面，并在栅极结构两侧硅锗体层内形成源/漏极。通过本发明可以减小PMOS晶体管中硅锗体层的错位，提高半导体器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.09 seconds)
