-
公开(公告)号：CN116344342A
公开(公告)日：2023-06-27
申请号：CN202310196607.0
申请日：2023-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及一种提高p‑GaN HEMT电流能力及工艺稳定性的方法。该方法包括：(1)在Si衬底上GaN材料外延，自上而下分别生长AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层；(2)在AlGaN势垒层表面生长二维材料层；(3)在二维材料层表面生长p‑GaN层；(4)P‑GaN栅极制备；(5)源漏姆接触制备；(6)金属互连及电极制作。该方法制备的pGaN HEMT器件中AlGaN势垒层中不含表层Mg离子，二维电子气密度与理论上更接近，具有器件电阻小、电流能力大的优点，同时消除了因栅极下方Mg离子扩散深度和浓度不可控性引起的阈值电压不稳定性，使得片间阈值电压不均一性降低。
-
公开(公告)号：CN107393814B
公开(公告)日：2020-03-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN107393814A
公开(公告)日：2017-11-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN107359221A
公开(公告)日：2017-11-17
申请号：CN201710602303.4
申请日：2017-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/0392
CPC classification number: Y02E10/50 , Y02P70/521 , H01L31/1804 , H01L31/02327 , H01L31/03921
Abstract: 本发明提供一种基于SOI-量子点异质结的红外探测器制备方法，包括：1)提供SOI衬底，包括顶层硅、底层硅以及埋氧层；2)刻蚀顶层硅的边缘区域；3)在顶层硅表面两侧沉积金属接触材料，再经退火形成金属硅化物作为源区接触层和漏区接触层；4)沉积覆盖所述源区接触层和漏区接触层的源区金属电极和漏区金属电极，并在所述底层硅的表面沉积底栅金属电极；5)在所述顶层硅与源区接触层、漏区接触层的接触界面上进行离子注入与激活，形成P+区域和N+区域；6)在所述顶层硅表面形成量子点。本发明采用SOI作为衬底，并结合量子点制备获得红外探测器，使Si基红外探测系统具有寄生效应小、抗干扰、速度快、功耗低、集成度高、抗单粒子辐照能力强等优点。
-
公开(公告)号：CN105304689A
公开(公告)日：2016-02-03
申请号：CN201510772384.3
申请日：2015-11-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/778 , H01L21/335
CPC classification number: H01L29/06 , H01L29/778 , H01L29/7786 , H01L29/0688 , H01L29/66462 , H01L29/7787 , H01L2229/00
Abstract: 本发明的基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及其制作方法，将单层石墨烯转移到AlGaN表面，经过氟离子处理后绝缘，以此替代常规氮化物钝化层。然后在石墨烯上生长高k材料，两者共同作为栅介质，制备AlGaN/GaN金属-绝缘层-半导体（MIS）HEMT器件。石墨烯相比于传统钝化结构，具有物理厚度薄（亚纳米量级），附加阈值电压小的优点。同时，单层石墨烯也具有很好的隔离性能，防止生长高k材料的过程中，AlGaN表面被氧化而产生表面陷阱，以达到钝化的效果。另外，氟化过程能使石墨烯中引入负电荷，有利于HEMT器件的阈值电压正向移动，为实现增强型器件提供可能。本发明结构和方法简单，效果显著，在微电子与固体电子学技术领域具有广泛的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN119918340A
公开(公告)日：2025-05-02
申请号：CN202411969571.6
申请日：2024-12-30
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种定制漏感的磁集成平面变压器设计方法，包括以下步骤：S0获取目标励磁电感和目标漏感；S1计算达到目标励磁电感所需的磁芯气隙长度；S2通过有限元仿真得到未开设气隙时磁芯窗口内的最大漏感Llk0_max和开设所述长度的气隙后的最大漏感Llk_max，进而计算出修正系数kgap；S3根据目标漏感和漏感Llk_max的大小，选择寄生电容较小的绕组排布或全部绕组排布遍历计算，获得匹配目标漏感的最优绕组排布。本发明能够实现低成本、小体积、且版图设计简单的磁集成平面变压器。
-
公开(公告)号：CN110277445B
公开(公告)日：2024-08-20
申请号：CN201810217899.0
申请日：2018-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明提供一种基于AlGaN/p‑GaN沟道的增强型纵向功率器件及制作方法，该器件包括层叠的GaN衬底、GaN漂移区、GaN阱区以及GaN外延层，所述GaN衬底、GaN漂移区、GaN阱区及GaN外延层的晶向为a轴竖直向上；栅沟槽，穿过n型导电的GaN外延层及p型导电的GaN阱区，并延伸至n型导电的GaN漂移区内；AlGaN层，形成于栅沟槽的底部及侧壁，AlGaN层与p型导电的GaN阱区形成AlGaN/p‑GaN异质结沟道；栅介质层；栅极金属层；接触槽，接触槽中填充有金属接触层，金属接触层与GaN阱区形成欧姆接触；上电极以及下电极。本发明可有效提高沟道电子迁移率，减小器件导通电阻，同时提高阈值电压实现增强型的器件结构。
-
公开(公告)号：CN118431279A
公开(公告)日：2024-08-02
申请号：CN202410425689.6
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/335 , H01L21/8234 , H01L27/088
Abstract: 本发明涉及一种基于硅基GaN功率管的单片集成半桥电路及其制备方法，在硅基GaN功率器件制备完成后通过晶圆减薄、键合、凹槽刻蚀、介质隔离而得。本发明实现高低边硅基GaN功率器件的全介质隔离，彻底解决硅基GaN功率器件半桥电路单片集成面临的衬底串扰问题，同时实现单片集成低寄生电感和快速开关优势，为GaN功率器件的高频电力电子应用奠定基础。
-
公开(公告)号：CN115692411A
公开(公告)日：2023-02-03
申请号：CN202211257095.6
申请日：2022-10-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/085 , H01L21/8232 , H01L29/778 , H01L29/78
Abstract: 本发明涉及一种堆叠式增强型GaN HEMT器件及其制备方法，所述器件采用背栅SOILDMOS与D‑mode GaN HEMT形成堆叠式Cascode结构，实现增强型。本发明的阈值电压由背栅SOILDMOS决定，可以通过调节硅离子注入和BOX层厚度实现增强型，同时相比于传统系统级封装(SystemInaPackage，SIP)的cascade增强型GaN器件，本发明提出的堆叠式结构实现了SOC(SystemOnaChip)，减小了寄生参数，节约了芯片面积，降低了器件成本，更有利于器件的高频、小型化应用。
-
公开(公告)号：CN107564964A
公开(公告)日：2018-01-09
申请号：CN201710711410.0
申请日：2017-08-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种沟槽型MOSFET功率器件及其制作方法，所述制作方法包括：1）提供一衬底，于所述衬底的表面形成外延层；2）于所述外延层中刻蚀出环形沟槽；3）于所述环形沟槽内侧形成环形阱区，于所述环形阱区中形成源区和重掺杂区；4）依次形成栅介质层和栅极；5）形成钝化层；6）形成环形窗口，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；7）刻蚀出栅极窗口；8）分别制作栅极电极、源极电极和漏极电极。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.086 seconds)
