-
公开(公告)号：CN103832967A
公开(公告)日：2014-06-04
申请号：CN201410085898.7
申请日：2014-03-10
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种MEMS传感器的加工方法，包括：提供硅衬底，在其正、背面分别依次形成刻蚀阻挡层、第一电极层；对衬底正面的第一电极层作图形化；在其上分别依次形成牺牲层、第二电极层；对衬底正面的第二电极层作图形化；透过图形化的第二电极层刻蚀牺牲层形成接触孔，并在接触孔底部和第二电极层上分别形成金属接触；从衬底的背面依次刻蚀第二电极层、牺牲层、第一电极层及刻蚀阻挡层，并继续刻蚀衬底直至正面的刻蚀阻挡层才停止，形成开口向下的深槽；在衬底的正面上方涂覆光刻胶作保护，留出后续需要被刻蚀牺牲层的区域；透过图形化的第二电极层刻蚀牺牲层，并去除深槽底部的刻蚀阻挡层。本发明简化了工艺步骤，保证顺利流片并实现良好的成品率。
-
公开(公告)号：CN103832967B
公开(公告)日：2016-03-16
申请号：CN201410085898.7
申请日：2014-03-10
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种MEMS传感器的加工方法，包括：提供硅衬底，在其正、背面分别依次形成刻蚀阻挡层、第一电极层；对衬底正面的第一电极层作图形化；在其上分别依次形成牺牲层、第二电极层；对衬底正面的第二电极层作图形化；透过图形化的第二电极层刻蚀牺牲层形成接触孔，并在接触孔底部和第二电极层上分别形成金属接触；从衬底的背面依次刻蚀第二电极层、牺牲层、第一电极层及刻蚀阻挡层，并继续刻蚀衬底直至正面的刻蚀阻挡层才停止，形成开口向下的深槽；在衬底的正面上方涂覆光刻胶作保护，留出后续需要被刻蚀牺牲层的区域；透过图形化的第二电极层刻蚀牺牲层，并去除深槽底部的刻蚀阻挡层。本发明简化了工艺步骤，保证顺利流片并实现良好的成品率。
-
Patent Agency Ranking
公开(公告)号：CN111326426A
公开(公告)日：2020-06-23
申请号：CN201811544857.4
申请日：2018-12-17
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/56 , H01L21/768 , H01L23/532
Abstract: 本发明公开了一种用于沟槽填充和控制硅片翘曲度的方法和半导体器件，其中所述方法用于制作具有沟槽结构的半导体器件，方法包括以下步骤：在硅片的背面制作背封；形成应力缓冲层，应力缓冲层覆盖第一沟槽的底面和侧壁，并覆盖第一金属层的上表面；在应力缓冲层的上表面进行HDP淀积，形成第一金属间介质层；在第一金属间介质层的上表面进行PETEOS淀积，形成第二金属间介质层；应力缓冲层、第一金属间介质层和第二金属间介质层构成金属间介质层。本发明能够有效降低硅片的翘曲度，保证沟槽完整填充，避免传片、滑片甚至碎片的风险，提高半导体器件制作的良率。
-
公开(公告)号：CN103935953B
公开(公告)日：2016-04-13
申请号：CN201410172235.9
申请日：2014-04-25
Applicant: 上海先进半导体制造股份有限公司
CPC classification number: B81B7/02 , B81B2201/0257 , B81B2203/0127 , B81B2203/0315 , B81C1/00158 , B81C1/00396 , B81C2201/0132 , B81C2201/0133 , B81C2201/019 , B81C2201/0198 , B81C2201/053
Abstract: 本发明提供一种复合腔体的形成方法，包括步骤：提供硅衬底；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽，凹槽的位置与待形成的小腔体的位置对应；提供键合片，将其与图形化的氧化层键合，在硅衬底与键合片之间形成一个或多个密闭的微腔结构；在键合片的上方形成保护膜，并在硅衬底的背面形成掩蔽层；对掩蔽层作图形化，掩蔽层的图形与待形成的大腔体的位置对应；以掩蔽层为掩模，从背面刻蚀硅衬底至其正面的氧化层，在硅衬底中形成大腔体；以掩蔽层和氧化层为掩模，从背面穿过硅衬底刻蚀键合片至其上方的保护膜，在键合片中形成一个或多个小腔体。本发明很好地控制了复合腔体中小腔体所在的半导体介质层的厚度均匀性。
-
公开(公告)号：CN104045055A
公开(公告)日：2014-09-17
申请号：CN201410272863.4
申请日：2014-06-18
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供了一种盖板的制作方法，包括：提供一基板，在所述基板的正面与背面形成阻挡层；同时对所述基板正面与背面的阻挡层进行同时双面曝光，形成多个窗口；通过所述窗口对所述基板进行刻蚀；通过同时对基板的正面与背面的阻挡层进行双面曝光，形成图形，避免需要对准基板的正面图形与背面图形，提高了刻蚀的对准精度，并且简化了制作流程，节省了成本，提高了盖板制作工艺的效率；同时，本发明所述的盖板的制作方法，工艺控制方便易行，在一定程度上提高了成品率。
-
公开(公告)号：CN103935953A
公开(公告)日：2014-07-23
申请号：CN201410172235.9
申请日：2014-04-25
Applicant: 上海先进半导体制造股份有限公司
CPC classification number: B81B7/02 , B81B2201/0257 , B81B2203/0127 , B81B2203/0315 , B81C1/00158 , B81C1/00396 , B81C2201/0132 , B81C2201/0133 , B81C2201/019 , B81C2201/0198 , B81C2201/053
Abstract: 本发明提供一种复合腔体的形成方法，包括步骤：提供硅衬底；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽，凹槽的位置与待形成的小腔体的位置对应；提供键合片，将其与图形化的氧化层键合，在硅衬底与键合片之间形成一个或多个密闭的微腔结构；在键合片的上方形成保护膜，并在硅衬底的背面形成掩蔽层；对掩蔽层作图形化，掩蔽层的图形与待形成的大腔体的位置对应；以掩蔽层为掩模，从背面刻蚀硅衬底至其正面的氧化层，在硅衬底中形成大腔体；以掩蔽层和氧化层为掩模，从背面穿过硅衬底刻蚀键合片至其上方的保护膜，在键合片中形成一个或多个小腔体。本发明很好地控制了复合腔体中小腔体所在的半导体介质层的厚度均匀性。
-
公开(公告)号：CN103888886A
公开(公告)日：2014-06-25
申请号：CN201410095540.2
申请日：2014-03-14
Applicant: 上海先进半导体制造股份有限公司
IPC: H04R31/00
Abstract: 本发明提供一种低应力原位掺杂的多晶硅薄膜的制造方法，包括步骤：提供硅衬底；在硅衬底的正面和背面分别形成氧化层；在氧化层上分别淀积生长原位掺杂的多晶硅薄膜；对当前结构作退火以调节多晶硅薄膜的应力；在硅衬底正面的多晶硅薄膜上涂覆光刻胶保护，对硅衬底背面的多晶硅薄膜进行刻蚀，至露出氧化层时停止。本发明简化了工艺步骤，薄膜内部离子浓度分布的均匀性更好。
-
-
-
-
-
-
Search Results
7
records
(took 0.022 seconds)
