知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.031 seconds)

    用于沟槽填充和控制硅片翘曲度的方法和半导体器件
    1.
    发明公开
    用于沟槽填充和控制硅片翘曲度的方法和半导体器件 有权

    公开(公告)号：CN111326426A

    公开(公告)日：2020-06-23

    申请号：CN201811544857.4

    申请日：2018-12-17

    Applicant: 上海先进半导体制造股份有限公司

    Inventor： 颜毅林 ,  刘龙平

    IPC: H01L21/56 ,  H01L21/768 ,  H01L23/532

    Abstract: 本发明公开了一种用于沟槽填充和控制硅片翘曲度的方法和半导体器件，其中所述方法用于制作具有沟槽结构的半导体器件，方法包括以下步骤：在硅片的背面制作背封；形成应力缓冲层，应力缓冲层覆盖第一沟槽的底面和侧壁，并覆盖第一金属层的上表面；在应力缓冲层的上表面进行HDP淀积，形成第一金属间介质层；在第一金属间介质层的上表面进行PETEOS淀积，形成第二金属间介质层；应力缓冲层、第一金属间介质层和第二金属间介质层构成金属间介质层。本发明能够有效降低硅片的翘曲度，保证沟槽完整填充，避免传片、滑片甚至碎片的风险，提高半导体器件制作的良率。

    超结场效应晶体管的制作方法
    2.
    发明公开
    超结场效应晶体管的制作方法 有权

    公开(公告)号：CN112038391A

    公开(公告)日：2020-12-04

    申请号：CN201910476806.0

    申请日：2019-06-03

    Applicant: 上海先进半导体制造股份有限公司

    Inventor： 刘龙平

    IPC: H01L29/06 ,  H01L21/336 ,  G03F7/16 ,  G03F7/38 ,  G03F7/40

    Abstract: 本发明公开了一种超结场效应晶体管的制作方法，对所述超结场效应晶体管的光刻胶层进行曝光显影处理，以在所述光刻胶层上形成曝光窗口，所述曝光窗口的坡度为85°～88°。本发明在制作超结场效应晶体管时提高了光刻胶层的曝光窗口的坡度，通过对P柱曝光窗口形貌的改变，使P柱离子注入边界更为靠近完全曝光区域，有效减小斜坡光刻胶对注入剂量的影响，进而使P柱离子剂量大小均匀，实现对击穿电压更为精确的控制。该制作方法最终得到超结场效应晶体管器件的击穿电压在750V～780V左右范围，大幅改善了击穿电压在片内的均匀性，实现器件良率从58％左右提升到90％以上，满足了大规模生产要求。

    半导体衬底的防漏电方法
    3.
    发明公开
    半导体衬底的防漏电方法 无效

    公开(公告)号：CN106960782A

    公开(公告)日：2017-07-18

    申请号：CN201710209971.0

    申请日：2017-03-31

    Applicant: 上海先进半导体制造股份有限公司

    Inventor： 刘龙平 ,  刘凯哲 ,  刘建华

    IPC: H01L21/02 ,  H01L29/06

    CPC classification number: H01L21/0201 ,  H01L21/02299 ,  H01L29/06

    Abstract: 本发明公开了一种半导体衬底的防漏电方法，所述防漏电方法包括以下步骤：S1、对P+型衬底进行脱氧处理；S2、对经过脱氧处理的P+型衬底进行硅成核处理；S3、在经过硅成核处理的P+型衬底上生长N型外延层来形成PN结。本发明提供的半导体衬底的防漏电方法通过有效地降低P+型衬底的缺陷来解决了PN结漏电的问题，从而使PN结正常工作，防止二极管失去特性，满足了半导体器件的工作要求。

    低压屏蔽栅场效应晶体管制作方法
    4.
    发明公开
    低压屏蔽栅场效应晶体管制作方法 有权 质押 转让

    公开(公告)号：CN111799161A

    公开(公告)日：2020-10-20

    申请号：CN201910276469.0

    申请日：2019-04-08

    Applicant: 上海先进半导体制造股份有限公司

    Inventor： 刘龙平

    IPC: H01L21/28 ,  H01L21/336

    Abstract: 本发明公开了一种低压屏蔽栅场效应晶体管制作方法，制作方法包括：S1、在半导体衬底的表面形成硅外延层；S2、在硅外延层的表面形成阻挡层；S3、利用光刻工艺在阻挡层定义出沟槽区域，以阻挡层为掩模在沟槽区域对硅外延层进行刻蚀形成沟槽；S4、在沟槽的侧面和底部表面形成预设厚度的预设场氧；S5、在沟槽中填充第一多晶硅，对第一多晶硅进行刻蚀形成屏蔽栅；S6、采用HARP工艺填充HARP氧化层至沟槽并填充完全；S7、对HARP氧化层进行退火；S8、对HARP氧化层、阻挡层和预设场氧进行研磨；S9、对预设场氧和HARP氧化层进行刻蚀，形成HARP隔离层。本发明的制作方法制作的低压屏蔽栅场效应晶体管的性能高。

    VDMOS的栅氧生长方法
    6.
    发明公开
    VDMOS的栅氧生长方法 无效

    公开(公告)号：CN107170672A

    公开(公告)日：2017-09-15

    申请号：CN201710354120.5

    申请日：2017-05-18

    Applicant: 上海先进半导体制造股份有限公司

    Inventor： 刘龙平 ,  周平华 ,  刘建华

    IPC: H01L21/28 ,  H01L21/336

    CPC classification number: H01L29/66712 ,  H01L21/28

    Abstract: 本发明公开了一种VDMOS的栅氧生长方法，所述栅氧生长方法包括以下步骤：S1、在N型外延层中注入磷离子，以形成JFET区域；S2、在N型外延层中注入硼离子，以形成Pbody区域；S3、在Pbody区域中注入硼离子，以形成Pplus区域；S4、在Pbody区域中注入砷离子，以形成Nplus区域；S5、在N型外延层上采用湿氧氧化的方式生长栅氧。本发明提供的VDMOS的栅氧生长方法采用湿氧氧化的方式来生长栅氧，可有效地控制VDMOS沟道长度，并且控制VDMOS源区离子再扩散和浓度分布，从而有效地解决了漏源端的漏电问题，大幅提升了产品良率。

Patent Agency Ranking