-
公开(公告)号：CN112397387A
公开(公告)日：2021-02-23
申请号：CN201910757776.0
申请日：2019-08-16
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/329 , H01L21/265 , H01L29/861
摘要： 本发明公开了一种快恢复二极管和其制造方法，该快恢复二极管包括PN结，PN结包括P区和N区，其中制造方法包括以下步骤：在半导体衬底上制作形成所述PN结；对P区中的目标区域进行氢离子辐照，并对目标区域中的氢离子进行激活，以在目标区域中形成复合中心。本发明通过在快恢复二极管的PN结的P区中进行氢离子辐照，引入复合中心，同时提高了快恢复二极管的软度。
-
公开(公告)号：CN110858609A
公开(公告)日：2020-03-03
申请号：CN201810967106.7
申请日：2018-08-23
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L29/739 , H01L29/167
摘要： 本发明公开了一种IGBT及其制造方法，其中，所述IGBT中的目标区域掺杂有第一离子，其中，所述目标区域包括P型衬底、P型阱区、P型源区中的至少一种，所述第一离子的扩散系数大于硼离子的扩散系数。本发明中IGBT目标区域所掺杂的第一例子的扩散系数大于硼离子的扩散系数，不似现有技术中采用硼离子作为掺杂杂质，从而在相同条件下形成的杂质分布形貌更为渐变，也即形成的PN结为渐变结，进而提高了击穿电压、缩短了关断时间、提升了抗闩锁能力，进一步改良了IGBT的性能。此外，由于本发明的杂质扩散系数较大，从而能够在较低温度、较短时间内形成更宽、更深的PN结，具有一定的成本优势。
-
公开(公告)号：CN110660667A
公开(公告)日：2020-01-07
申请号：CN201810712335.4
申请日：2018-06-29
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/331 , H01L29/06 , H01L29/167 , H01L29/739
摘要： 本发明公开了一种IGBT制作方法及IGBT。其中，所述IGBT为平面型IGBT或沟槽型IGBT，所述IGBT制作方法包括：制作IGBT的正面结构，其中，包括在硅中掺杂第一离子以形成p+区，所述第一离子的扩散系数高于硼离子的扩散系数；制作IGBT的背面结构。本发明在制作p+区时，采用掺杂比硼离子扩散系数大的第一离子，如铝离子或镓离子，替代了现有技术中掺杂硼离子，能够在较低温度、较短时间内形成比扩散硼离子的方式更深、更宽、更渐变的PN结，使得制成的IGBT相比于现有的IGBT进一步提升了抗闩锁能力，具有更高的反向击穿电压和更短的存储时间，提高了IGBT的稳定性，并且具有一定的成本优势。
-
公开(公告)号：CN110504167A
公开(公告)日：2019-11-26
申请号：CN201810475934.9
申请日：2018-05-17
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/331 , H01L29/739
摘要： 本发明公开了一种绝缘栅双极型晶体管及其制造方法，其中绝缘栅双极型晶体管的制造方法，包括以下步骤：从绝缘栅双极型晶体管的衬底的背面向衬底内注入氢离子，或铝离子，或镓离子，以形成反向导通二极管的n型重掺杂层，反向导通二极管为绝缘栅双极型晶体管内置的反向导通二极管。本发明的制造方法和获得的绝缘栅双极型晶体管在反向导通二极管的n+结中形成复合中心，从而加速该内置的反向导通二极管的反向恢复速度，缩短其反向恢复时间，提高该绝缘栅双极型晶体管的性能。
-
公开(公告)号：CN104241125B
公开(公告)日：2017-05-24
申请号：CN201410418398.0
申请日：2014-08-22
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/331 , H01L21/28
摘要： 本发明提供一种压接式IGBT的正面金属工艺，包括步骤：在层间介质层上淀积第一正面金属层；对第一正面金属层作湿法刻蚀，在层间介质层上形成上宽下窄的第一凹槽；在当前结构的所有表面上淀积阻挡层，并将需要形成厚金属的区域处的阻挡层窗口打开；对窗口打开后暴露出的第一正面金属层表面作淀积前的预处理，去除掉氧化层；在当前结构的所有表面上淀积第二正面金属层；对第二正面金属层作湿法刻蚀，在其中形成侧壁倾斜、导向第一凹槽的上宽下窄的第二凹槽；对第二凹槽再作干法刻蚀，刻穿第二正面金属层并清空第一凹槽中的金属；第一凹槽上缘处包覆的阻挡层上方形成有其底部为一定宽度的保护斜坡。本发明实现了不同布线区域的正面金属厚薄两种厚度。
-
公开(公告)号：CN102263110B
公开(公告)日：2013-05-08
申请号：CN201110231902.2
申请日：2011-08-12
申请人： 上海先进半导体制造股份有限公司
发明人： 刘建华
IPC分类号： H01L27/115 , G11C16/04 , H01L21/8247
CPC分类号： H01L29/788 , H01L21/8249 , H01L27/11546 , H01L29/66825 , H01L29/7881
摘要： 本发明提供了一种嵌入BCD工艺的EEPROM核结构及其形成方法，所述BCD工艺的EEPROM核结构包括相串联的选择管和存储管，所述选择管为LDNMOS晶体管。本发明可以将EEPROM核结构的形成过程嵌入BCD工艺中，有利于降低工艺的复杂度。
-
公开(公告)号：CN102569184A
公开(公告)日：2012-07-11
申请号：CN201210061153.8
申请日：2012-03-09
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/768
摘要： 本发明涉及一种多晶硅熔丝的形成方法，包括：提供一衬底，所述衬底具有隔离结构；在所述衬底表面热氧化一层氧化硅；在所述氧化硅及隔离结构表面沉积多晶硅，对所述多晶硅进行掺杂；刻蚀所述多晶硅形成两头宽中间窄的多晶硅熔丝，所述多晶硅熔丝位于隔离结构上方的部分为突起；在所述多晶硅熔丝、隔离结构及氧化硅表面沉积介质层并平坦化所述介质层；涂覆光刻胶，光刻形成与所述突起相对应的第一窗口，所述第一窗口的宽度大于所述突起的宽度；刻蚀去除所述第一窗口内的部分介质层，在所述介质层中形成第二窗口；去除光刻胶。本发明采用衬底上的隔离结构形成呈突起的多晶硅熔丝，在同样熔断电流和熔断时间条件下使得突起处的多晶硅熔丝更容易烧断。
-
公开(公告)号：CN102544065A
公开(公告)日：2012-07-04
申请号：CN201210041085.9
申请日：2012-02-22
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L29/06 , H01L29/417 , H01L21/329 , H01L21/28 , H01L29/866
摘要： 本发明提供一种60V高压BCD工艺中齐纳二极管结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层，在P型硅衬底上热生长P型外延层；在P型外延层中形成低浓度的高压N阱；在高压N阱中形成低浓度的高压P型漂移区；在P型外延层上制作器件/电路部分的多个场氧化隔离；在高压P型漂移区中注入P型杂质和N型杂质，并经高温扩散形成P型体区以及位于其下方的低压P阱；以高压P型漂移区上方的两个场氧化隔离之间的有源区为对准层，在齐纳二极管结构的正极区域以及负极区域依次图形曝光，分别形成正极和负极。本发明优化齐纳二极管P极的浓度及浓度梯度，而且优化N极接触区与P极的结构，确保击穿成为体击穿。
-
公开(公告)号：CN102446733A
公开(公告)日：2012-05-09
申请号：CN201110407000.X
申请日：2011-12-08
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/28 , H01L21/48 , H01L21/336 , H01L29/423 , H01L23/488 , H01L29/78
CPC分类号： H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种高压射频横向扩散结构的功率器件及其制造方法，制造方法包括：提供P型硅衬底，上有P型外延层；在外延层上形成P型沉降区和多个局部氧化隔离；热生长栅氧和含磷掺杂的多晶硅栅，形成栅极；在栅极两侧分别注入硼形成P型体区、注入磷形成N型漂移区，并高温推结；分别在P型沉降区中注入硼形成P+区、在P型体区和N型漂移区中注入砷形成N+区，并高温退火；在器件表面生成ONO结构，并干法刻蚀，在栅极两侧获得D型侧墙；去除侧墙表面的二氧化硅，获得L型侧墙；在器件表面形成阻挡层，再在栅极上方开出窗口；在栅极上方形成钛硅化物接触。本发明既可有效避免源和漏短接的风险，又可得到电阻率很低的栅极硅化物，满足高频LDMOS的需求。
-
公开(公告)号：CN102354686A
公开(公告)日：2012-02-15
申请号：CN201110366064.X
申请日：2011-11-17
申请人： 上海先进半导体制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/092 , H01L29/78 , H01L21/336
摘要： 本发明提供一种60V高边LDNMOS结构及其制造方法，该方法包括步骤：提供P型硅衬底，在其上依次形成N型埋层和P型外延层；在P型外延层中注入磷，并经高温扩散形成低浓度的高压N阱；在P型外延层上制作多个场氧化隔离；在LDNMOS的源区部分图形曝光，注入硼和砷，并经高温扩散形成P型体区；在P型体区和场氧化隔离之间的P型外延层上形成栅氧化层，其与P型体区相连接并与场氧化隔离邻接；在栅氧化层及其相邻的场氧化隔离上热生长多晶硅栅并形成多晶栅极；以多晶栅极为对准层，在LDNMOS的源区以及漏区分别形成源极、漏极和P型体区引出端，源极和P型体区引出端位于P型体区中。本发明的高边LDNMOS源极与漏极的工作电压都为60V高压，并且与低边LDNMOS工艺兼容。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.045 秒)
