-
公开(公告)号：CN110416073A
公开(公告)日：2019-11-05
申请号：CN201810401948.6
申请日：2018-04-28
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/266 , H01L21/324 , H01L21/331
Abstract: 本发明公开了一种IGBT和其制造方法，其中IGBT制造方法包括以下步骤：在半导体衬底中注入氢离子，形成n型的载流子存储层。本发明的IGBT和其制造方法在制作载流子存储层的步骤中，采用氢离子注入技术，从而在形成载流子存储层后，既起到n型空穴阻挡层的作用，又形成复合中心，因此，既能降低饱和压降，又同时有效缩短少子寿命。
-
公开(公告)号：CN110858609B
公开(公告)日：2021-11-05
申请号：CN201810967106.7
申请日：2018-08-23
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/739 , H01L29/167
Abstract: 本发明公开了一种IGBT及其制造方法，其中，所述IGBT中的目标区域掺杂有第一离子，其中，所述目标区域包括P型衬底、P型阱区、P型源区中的至少一种，所述第一离子的扩散系数大于硼离子的扩散系数。本发明中IGBT目标区域所掺杂的第一例子的扩散系数大于硼离子的扩散系数，不似现有技术中采用硼离子作为掺杂杂质，从而在相同条件下形成的杂质分布形貌更为渐变，也即形成的PN结为渐变结，进而提高了击穿电压、缩短了关断时间、提升了抗闩锁能力，进一步改良了IGBT的性能。此外，由于本发明的杂质扩散系数较大，从而能够在较低温度、较短时间内形成更宽、更深的PN结，具有一定的成本优势。
-
公开(公告)号：CN110808283A
公开(公告)日：2020-02-18
申请号：CN201810885101.X
申请日：2018-08-06
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明公开了一种具有载流子存储区的LIGBT。所述LIGBT包括N型漂移区；所述N型漂移区包括N型硅条；所述N型硅条包括载流子存储区；所述载流子存储区掺杂有氢离子。本发明的LIGBT的N型漂移区包括N型硅条，并且该N型硅条包括掺杂有氢离子的载流子存储区，从而该载流子存储区既可以表现为空穴阻挡层，在LIGBT正向导通时，能够降低饱和压降Vcesat，也可以表现为复合中心，在LIGBT关断时，能够缩短少子的寿命，从而能够缩短关断时间。
-
公开(公告)号：CN104882382B
公开(公告)日：2018-01-12
申请号：CN201510256681.2
申请日：2015-05-19
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/40 , H01L29/78
Abstract: 本发明公开了一种MOSFET终端结构及其制造方法，方法包括：S1、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；S2、将若干场限环区域上方的二氧化硅场氧化层除去，形成若干场氧化层开口区；S3、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在二氧化硅场氧化层和二氧化硅栅氧化层上淀积多晶硅层；S4、蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；S5、执行自对准P型杂质离子注入操作，并进行高温退火以形成若干场限环。本发明制造出的终端结构具有尺寸小和不受金属加工精度限制的优点。
-
公开(公告)号：CN111987139A
公开(公告)日：2020-11-24
申请号：CN201910423350.1
申请日：2019-05-21
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本发明公开了一种碳化硅肖特基二极管及其制备方法。其中，所述碳化硅肖特基二极管的制备方法包括：制作SiC外延片，所述SiC外延片包括SiC衬底层，SiC衬底层上表面设有SiC外延层；在所述SiC外延层的内部形成P型浮空环；在所述SiC外延层的内部上表面形成P型保护环；在所述SiC外延层的上表面形成肖特基接触区；在所述肖特基接触区设置阳极电极；在所述SiC衬底层的下表面形成欧姆接触区；在所述欧姆接触区设置阴极电极。本发明采用浮空的P型环形成PN结，来屏蔽电场，达到提高反向击穿电压、减小反向漏电流的目的。
-
Patent Agency Ranking
公开(公告)号：CN110867375A
公开(公告)日：2020-03-06
申请号：CN201810987737.5
申请日：2018-08-28
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/40
Abstract: 本发明公开了一种LDMOS器件及其制作方法，所述制作方法包括：提供半导体衬底，所述半导体衬底中形成P-型阱区和漂移区；在所述P-型阱区中形成源极，所述源极包括P型区域接触和N型区域接触；在所述漂移区中形成漏极和隔离结构，所述隔离结构的宽度小于第一阈值；在所述P-型阱区和所述漂移区的上方形成闸极；所述闸极中靠近所述漂移区的一侧以及所述漂移区的上方形成合金阻挡区；所述合金阻挡区的上方形成接触孔场板；所述接触孔场板的上方形成金属场板。通过本发明的制作方法，在不增加任何光刻层级的前提下，在传统LDMOS器件的结构上增加大尺寸的接触孔作为场板以维持击穿电压，同时缩小隔离结构的尺寸以获得最低的导通电阻。
-
公开(公告)号：CN110858609A
公开(公告)日：2020-03-03
申请号：CN201810967106.7
申请日：2018-08-23
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/739 , H01L29/167
Abstract: 本发明公开了一种IGBT及其制造方法，其中，所述IGBT中的目标区域掺杂有第一离子，其中，所述目标区域包括P型衬底、P型阱区、P型源区中的至少一种，所述第一离子的扩散系数大于硼离子的扩散系数。本发明中IGBT目标区域所掺杂的第一例子的扩散系数大于硼离子的扩散系数，不似现有技术中采用硼离子作为掺杂杂质，从而在相同条件下形成的杂质分布形貌更为渐变，也即形成的PN结为渐变结，进而提高了击穿电压、缩短了关断时间、提升了抗闩锁能力，进一步改良了IGBT的性能。此外，由于本发明的杂质扩散系数较大，从而能够在较低温度、较短时间内形成更宽、更深的PN结，具有一定的成本优势。
-
公开(公告)号：CN110660667A
公开(公告)日：2020-01-07
申请号：CN201810712335.4
申请日：2018-06-29
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/331 , H01L29/06 , H01L29/167 , H01L29/739
Abstract: 本发明公开了一种IGBT制作方法及IGBT。其中，所述IGBT为平面型IGBT或沟槽型IGBT，所述IGBT制作方法包括：制作IGBT的正面结构，其中，包括在硅中掺杂第一离子以形成p+区，所述第一离子的扩散系数高于硼离子的扩散系数；制作IGBT的背面结构。本发明在制作p+区时，采用掺杂比硼离子扩散系数大的第一离子，如铝离子或镓离子，替代了现有技术中掺杂硼离子，能够在较低温度、较短时间内形成比扩散硼离子的方式更深、更宽、更渐变的PN结，使得制成的IGBT相比于现有的IGBT进一步提升了抗闩锁能力，具有更高的反向击穿电压和更短的存储时间，提高了IGBT的稳定性，并且具有一定的成本优势。
-
公开(公告)号：CN110504167A
公开(公告)日：2019-11-26
申请号：CN201810475934.9
申请日：2018-05-17
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/331 , H01L29/739
Abstract: 本发明公开了一种绝缘栅双极型晶体管及其制造方法，其中绝缘栅双极型晶体管的制造方法，包括以下步骤：从绝缘栅双极型晶体管的衬底的背面向衬底内注入氢离子，或铝离子，或镓离子，以形成反向导通二极管的n型重掺杂层，反向导通二极管为绝缘栅双极型晶体管内置的反向导通二极管。本发明的制造方法和获得的绝缘栅双极型晶体管在反向导通二极管的n+结中形成复合中心，从而加速该内置的反向导通二极管的反向恢复速度，缩短其反向恢复时间，提高该绝缘栅双极型晶体管的性能。
-
公开(公告)号：CN104882382A
公开(公告)日：2015-09-02
申请号：CN201510256681.2
申请日：2015-05-19
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/40 , H01L29/78
CPC classification number: H01L29/66522 , H01L29/0603 , H01L29/401 , H01L29/404 , H01L29/66068 , H01L29/6653 , H01L29/78
Abstract: 本发明公开了一种MOSFET终端结构及其制造方法，方法包括：S1、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；S2、将若干场限环区域上方的二氧化硅场氧化层除去，形成若干场氧化层开口区；S3、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在二氧化硅场氧化层和二氧化硅栅氧化层上淀积多晶硅层；S4、蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；S5、执行自对准P型杂质离子注入操作，并进行高温退火以形成若干场限环。本发明制造出的终端结构具有尺寸小和不受金属加工精度限制的优点。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.03 seconds)
