公开(公告)号：CN102629603B

公开(公告)日：2015-01-21

申请号：CN201210115089.7

申请日：2009-07-13

Applicant: 三菱电机株式会社

Inventor： 楠茂

IPC: H01L23/58 ,  H01L23/60

Abstract: 本发明提供能够无需扩大具有IGBT或功率MOSFET等的功率器件的半导体装置的耐压保持区域而有效进行耐压保持并且无需进行功率器件的高电阻化而充分提高短路耐量的半导体装置。所述半导体装置的特征在于具备：形成在具有半导体层的半导体衬底上的功率器件；以包围该功率器件的方式形成在该半导体衬底上的多个保护环；以及对该多个保护环中越靠外周侧的保护环施加越高的电压的电压施加部件。

公开(公告)号：CN101814497B

公开(公告)日：2012-08-08

申请号：CN201010151045.0

申请日：2008-05-23

Applicant: 三菱电机株式会社

Inventor： 楠茂 ,  望月浩一 ,  川上稔

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L27/0611 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4232 ,  H01L29/42356 ,  H01L29/4238 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7803 ,  H01L29/7804 ,  H01L29/7808 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置具有半导体衬底(101)、绝缘膜(14b)、半导体元件(EL)和电阻元件(4t)。半导体衬底(101)具有第一槽部(T1)。绝缘膜(14b)覆盖第一槽部(T1)的内表面。半导体衬底(EL)具有电极(13)。电阻元件(4t)以成为针对流过电极(13)的电流的电阻的方式与电极(13)电连接，且经由绝缘膜(14b)设置在第一槽部(T1)中。由此，能够得到具有能够以高可靠性流过大电流的、平面积较小的电阻元件的半导体装置。

公开(公告)号：CN101740567B

公开(公告)日：2012-06-20

申请号：CN200910151664.7

申请日：2009-07-13

Applicant: 三菱电机株式会社

Inventor： 楠茂

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/78 ,  H01L23/58 ,  H01L23/64

Abstract: 本发明提供能够无需扩大具有IGBT或功率MOSFET等的功率器件的半导体装置的耐压保持区域而有效进行耐压保持并且无需进行功率器件的高电阻化而充分提高短路耐量的半导体装置。所述半导体装置的特征在于具备：形成在具有半导体层的半导体衬底上的功率器件；以包围该功率器件的方式形成在该半导体衬底上的多个保护环；以及对该多个保护环中越靠外周侧的保护环施加越高的电压的电压施加部件。

公开(公告)号：CN100573910C

公开(公告)日：2009-12-23

申请号：CN03816965.7

申请日：2003-06-05

Applicant: 三菱电机株式会社

Inventor： 德田法史 ,  楠茂

IPC: H01L29/739

CPC classification number: H01L29/0696 ,  H01L29/0649 ,  H01L29/0834 ,  H01L29/7397 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及主电流在半导体衬底的厚度方向上流动的半导体器件。其目的在于：提供在主电流在半导体衬底的厚度方向上流动的半导体器件中，当相邻配置功能不同的半导体元件时，能实现所期待的电特性的半导体元件。而且，为了实现所述目的，在半导体衬底的第二主面的表面内设置彼此隔开间隔交替形成的P型半导体区和N型半导体区，在两者间的半导体衬底的表面内，配置在沟槽内埋入绝缘体而形成的沟槽隔离构造。此外，配置第二主电极，使其接触P型半导体区和N型半导体区。

公开(公告)号：CN110062957B

公开(公告)日：2023-09-01

申请号：CN201680091464.5

申请日：2016-12-12

Applicant: 三菱电机株式会社

Inventor： 田中翔 ,  楠茂

IPC: H01L27/04 ,  H01L29/78

Abstract: 半导体装置(100)具备在集电极电极(103)以及发射极电极(111)之间并联电连接的多个第1晶体管单元(120a)以及第2晶体管单元(120b)。各第1晶体管单元(120a)的栅极电压由第1栅极配线(114a)进行控制。各第2晶体管单元(120b)的栅极电压由第2栅极配线(114b)进行控制。驱动电路(130)在半导体装置(100)的导通时，对第1以及第2栅极配线(114a、114b)这两者施加半导体装置(100)的接通电压，并且在从开始施加接通电压起经过了预先设定的时间之后，对第2栅极配线(114b)施加半导体装置(100)的断开电压，另一方面，对第1栅极配线(114a)施加接通电压。

公开(公告)号：CN101794813B

公开(公告)日：2012-10-10

申请号：CN200910179494.3

申请日：2009-10-09

Applicant: 三菱电机株式会社

Inventor： 奥野高广 ,  楠茂

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1004 ,  H01L29/41708

Abstract: 本发明提供一种在不影响其它特性的情况下进行基极区域的低电阻化的半导体装置。该半导体装置具备：第一导电型的半导体衬底；该半导体衬底表面的第二导电型的基极区域；该基极区域表面的第一导电型的源极区域；该半导体衬底背面的第二导电型的集电极区域；在贯通该源极区域及该基极区域的沟槽内隔着栅极绝缘膜形成的沟槽栅；在以贯通该源极区域的方式形成的接触沟内形成的导电层；与该导电层及该源极区域相接的源电极；以及杂质浓度比该基极区域更高的第二导电型的闩锁抑制区域，该闩锁抑制区域与该导电层相接而形成在该基极区域。又，该栅极绝缘膜与该闩锁抑制区域的距离为该沟槽栅在该基极层形成的最大耗尽层宽度以上。

公开(公告)号：CN102569372A

公开(公告)日：2012-07-11

申请号：CN201210018553.0

申请日：2008-05-23

Applicant: 三菱电机株式会社

Inventor： 楠茂 ,  望月浩一 ,  川上稔

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/7813 ,  H01L27/0611 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4232 ,  H01L29/42356 ,  H01L29/4238 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7803 ,  H01L29/7804 ,  H01L29/7808 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置具有半导体衬底（101）、绝缘膜（14b）、半导体元件（EL）和电阻元件（4t）。半导体衬底（101）具有第一槽部（T1）。绝缘膜（14b）覆盖第一槽部（T1）的内表面。半导体衬底（EL）具有电极（13）。电阻元件（4t）以成为针对流过电极（13）的电流的电阻的方式与电极（13）电连接，且经由绝缘膜（14b）设置在第一槽部（T1）中。由此，能够得到具有能够以高可靠性流过大电流的、平面积较小的电阻元件的半导体装置。

公开(公告)号：CN102104039A

公开(公告)日：2011-06-22

申请号：CN201010550370.4

申请日：2010-11-08

Applicant: 三菱电机株式会社

Inventor： 楠茂 ,  八寻淳二 ,  广田庆彦

IPC: H01L27/082 ,  H01L29/739 ,  H01L27/07 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L25/16 ,  H01L27/0658 ,  H01L27/0761 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/404 ,  H01L29/8611 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 本发明的高耐压半导体装置具备：半导体衬底(10)、第1主表面(1)上的p型基极区域(11)、p型基极区域(11)内的n+型发射极区域(12)、与半导体衬底(10)的端面邻接而不贯通半导体衬底(10)的n+型负极区域(13)、第2主表面(2)上的p+型集电极区域(14)、第1主电极(41)、第2主电极(42P)、第3主电极(43)、以及连接第2主电极(42P)和第3主电极(43)的连接部(42W)。p型基极区域(11)和n+型负极区域(13)之间的电阻(R2)，大于p型基极区域(11)和p+型集电极区域(14)之间的电阻(R1)。在单一的半导体衬底内形成IGBT和回流二极管的高耐压半导体装置中，能够抑制产生迅速复原现象。

公开(公告)号：CN101312192A

公开(公告)日：2008-11-26

申请号：CN200810109111.0

申请日：2008-05-23

Applicant: 三菱电机株式会社

Inventor： 楠茂 ,  望月浩一 ,  川上稔

IPC: H01L27/06 ,  H01L23/522

CPC classification number: H01L29/7813 ,  H01L27/0611 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4232 ,  H01L29/42356 ,  H01L29/4238 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7803 ,  H01L29/7804 ,  H01L29/7808 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置具有半导体衬底(101)、绝缘膜(14b)、半导体元件(EL)和电阻元件(4t)。半导体衬底(101)具有第一槽部(T1)。绝缘膜(14b)覆盖第一槽部(T1)的内表面。半导体衬底(EL)具有电极(13)。电阻元件(4t)以成为针对流过电极(13)的电流的电阻的方式与电极(13)电连接，且经由绝缘膜(14b)设置在第一槽部(T1)中。由此，能够得到具有能够以高可靠性流过大电流的、平面积较小的电阻元件的半导体装置。

公开(公告)号：CN1665034A

公开(公告)日：2005-09-07

申请号：CN200510065135.7

申请日：2001-02-01

Applicant: 三菱电机株式会社

Inventor： 中村勝光 ,  楠茂 ,  中村秀城

IPC: H01L29/78 ,  H01L29/739

Abstract: 本发明的半导体器件具备具有互相相向的第1主面及第2主面的半导体衬底；以及包含在上述第1主面侧具有绝缘栅结构、而且在上述第1主面与上述第2主面之间流过主电流的绝缘栅型场效应晶体管部的元件，上述元件具有形成在上述第2主面上的杂质激活率为50％以下的杂质扩散层(8)。