半导体器件
    1.
    发明公开

    公开(公告)号:CN1665034A

    公开(公告)日:2005-09-07

    申请号:CN200510065135.7

    申请日:2001-02-01

    Abstract: 本发明的半导体器件具备具有互相相向的第1主面及第2主面的半导体衬底;以及包含在上述第1主面侧具有绝缘栅结构、而且在上述第1主面与上述第2主面之间流过主电流的绝缘栅型场效应晶体管部的元件,上述元件具有形成在上述第2主面上的杂质激活率为50%以下的杂质扩散层(8)。

    半导体器件及其制造方法

    公开(公告)号:CN1430793A

    公开(公告)日:2003-07-16

    申请号:CN01809999.8

    申请日:2001-02-01

    Abstract: 本发明的半导体器件是具有互相相向的第1主面及第2主面的半导体衬底和在第1主面侧具有绝缘栅结构而且在第1主面与第2主面之间流过主电流的功率器件,半导体衬底的厚度(t1)为50μm以上、250μm以下,而且在第1主面上具备实现低导通电压化及高击穿容量的绝缘栅型MOS晶体管结构。由此,能够实现低导通电压化、确保击穿容量、以及降低在高电压侧的开关损耗。

    半导体装置
    3.
    发明公开

    公开(公告)号:CN1418377A

    公开(公告)日:2003-05-14

    申请号:CN01806861.8

    申请日:2001-01-19

    Abstract: 本发明的半导体装置包括具有夹持p型本体区(2)而互相相向的n型发射区(3)和n-硅衬底(1)及在p型本体区(2)夹持栅绝缘膜(4a)而相向的栅电极(5a)的绝缘栅型场效应晶体管部,还包括稳定化的平板(5b)。该稳定化的平板(5b)由导体或半导体构成,在n-硅衬底(1)上夹持平板用绝缘膜(4、4b)而相向,而且与n-硅衬底(1)之间形成电容。在该稳定化的平板(5b)与n-硅衬底(1)之间形成的稳定化的平板电容比在栅电极(5a)与n-硅衬底(1)之间形成的栅-漏电容大。

    半导体器件
    4.
    发明授权

    公开(公告)号:CN100416858C

    公开(公告)日:2008-09-03

    申请号:CN200510065135.7

    申请日:2001-02-01

    Abstract: 本发明的半导体器件具备具有互相相向的第1主面及第2主面的半导体衬底;以及包含在上述第1主面侧具有绝缘栅结构、而且在上述第1主面与上述第2主面之间流过主电流的绝缘栅型场效应晶体管部的元件,上述元件具有形成在上述第2主面上的杂质激活率为50%以下的杂质扩散层(8)。

    半导体器件及其制造方法

    公开(公告)号:CN1268003C

    公开(公告)日:2006-08-02

    申请号:CN01809999.8

    申请日:2001-02-01

    Abstract: 本发明的半导体器件是具有互相相向的第1主面及第2主面的半导体衬底和在第1主面侧具有绝缘栅结构而且在第1主面与第2主面之间流过主电流的功率器件,半导体衬底的厚度(t1)为50μm以上、250μm以下,而且在第1主面上具备实现低导通电压化及高击穿容量的绝缘栅型MOS晶体管结构。由此,能够实现低导通电压化、确保击穿容量、以及降低在高电压侧的开关损耗。

    半导体装置
    6.
    发明授权

    公开(公告)号:CN1187839C

    公开(公告)日:2005-02-02

    申请号:CN01806861.8

    申请日:2001-01-19

    Abstract: 本发明的半导体装置包括具有夹持p型本体区(2)而互相相向的n型发射区(3)和n-硅衬底(1)及在p型本体区(2)夹持栅绝缘膜(4a)而相向的栅电极(5a)的绝缘栅型场效应晶体管部,还包括稳定化的平板(5b)。该稳定化的平板(5b)由导体或半导体构成,在n-硅衬底(1)上夹持平板用绝缘膜(4、4b)而相向,而且与n-硅衬底(1)之间形成电容。在该稳定化的平板(5b)与n-硅衬底(1)之间形成的稳定化的平板电容比在栅电极(5a)与n-硅衬底(1)之间形成的栅-漏电容大。

Patent Agency Ranking