-
公开(公告)号：CN110970486A
公开(公告)日：2020-04-07
申请号：CN201910752340.2
申请日：2019-08-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：有源鳍，每个所述有源鳍在衬底上沿第一方向延伸，所述有源鳍在不同于所述第一方向的第二方向上彼此间隔开；导电结构，所述导电结构在所述衬底上沿所述第二方向延伸，并且与所述有源鳍接触；第一扩散中断图案，所述第一扩散中断图案在所述衬底与所述导电结构之间，并且将所述有源鳍的第一有源鳍分割为沿所述第一方向对齐的多个部分；以及第二扩散中断图案，所述第二扩散中断图案与所述衬底上的所述导电结构相邻，所述第二扩散中断图案的上表面高于所述导电结构的下表面，并且所述第二扩散中断图案将所述有源鳍的第二有源鳍分割为沿所述第一方向对齐的多个部分。
-
公开(公告)号：CN109326635A
公开(公告)日：2019-02-12
申请号：CN201810770377.3
申请日：2018-07-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括第一导电元件、顺序地设置在第一导电元件上的第一绝缘层和第二绝缘层、穿过第一绝缘层和第二绝缘层的导电通路。导电通路连接到第一导电元件。该半导体器件包括设置在第二绝缘层中沿着第一绝缘层的上表面从导电通路的一个侧表面延伸的通路延伸部分、以及设置在第二绝缘层上连接到通路延伸部分的第二导电元件。
-
公开(公告)号：CN109712974B
公开(公告)日：2024-05-03
申请号：CN201810907064.8
申请日：2018-08-10
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。
-
公开(公告)号：CN109037215A
公开(公告)日：2018-12-18
申请号：CN201810475600.1
申请日：2018-05-17
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：第一逻辑单元及第二逻辑单元，在衬底上在第一方向上彼此相邻；栅极电极，在第一逻辑单元及第二逻辑单元的每一者中在第一方向上延伸；电源线，在第一逻辑单元与第二逻辑单元之间的边界处在第二方向上延伸；以及连接结构，将电源线电连接到第一逻辑单元的有源图案及第二逻辑单元的有源图案。连接结构位于电源线下方且从第一逻辑单元延伸到第二逻辑单元。连接结构的顶表面处于比栅极电极的顶表面的水平高度高的水平高度。在本发明的半导体器件中，单个连接结构可将电源线电连接到不同逻辑单元的源极/漏极区。由此，半导体器件的集成度可因此得到提高且制造可因此得到简化。
-
公开(公告)号：CN115810630A
公开(公告)日：2023-03-17
申请号：CN202210637377.2
申请日：2022-06-07
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种半导体装置，所述半导体装置包括：基底，包括第一有源图案，第一有源图案被沟槽分成一对第一有源图案；器件隔离层，填充沟槽；第一源极/漏极图案，位于第一有源图案上；第一沟道图案，连接到第一源极/漏极图案并包括半导体图案；第一虚设栅电极，在与沟槽的第一侧壁相邻的同时延伸；栅电极，在第一方向上与第一虚设栅电极间隔开并且在穿过第一沟道图案的同时延伸；栅极覆盖图案，位于栅电极上；栅极接触件，结合到栅电极；以及分离图案，在栅电极与第一虚设栅电极之间延伸。分离图案的顶表面与栅极覆盖图案的顶表面处于同一水平。
-
Patent Agency Ranking
公开(公告)号：CN104576540A
公开(公告)日：2015-04-29
申请号：CN201410564455.6
申请日：2014-10-21
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L21/02 , H01L21/027
CPC classification number: H01L21/0337 , H01L21/31144
Abstract: 本发明提供了制造半导体器件的方法和用于实现该方法的计算系统。制造半导体器件的方法包括：形成靶层；在靶层上形成第一掩模以暴露第一区；随后在靶层上形成第二掩模以暴露在第一方向上与第一区分开的第二区；随后在暴露的第一区中形成第三掩模以将第一区分为在交叉第一方向的第二方向上彼此分开的第一子区和第二子区；和使用第一至第三掩模蚀刻靶层，使得第一子区和第二子区以及第二区被限定在靶层中。
-
公开(公告)号：CN110970486B
公开(公告)日：2024-07-02
申请号：CN201910752340.2
申请日：2019-08-15
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：有源鳍，每个所述有源鳍在衬底上沿第一方向延伸，所述有源鳍在不同于所述第一方向的第二方向上彼此间隔开；导电结构，所述导电结构在所述衬底上沿所述第二方向延伸，并且与所述有源鳍接触；第一扩散中断图案，所述第一扩散中断图案在所述衬底与所述导电结构之间，并且将所述有源鳍的第一有源鳍分割为沿所述第一方向对齐的多个部分；以及第二扩散中断图案，所述第二扩散中断图案与所述衬底上的所述导电结构相邻，所述第二扩散中断图案的上表面高于所述导电结构的下表面，并且所述第二扩散中断图案将所述有源鳍的第二有源鳍分割为沿所述第一方向对齐的多个部分。
-
公开(公告)号：CN108063119A
公开(公告)日：2018-05-22
申请号：CN201711021953.6
申请日：2017-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体集成电路布局的设计方法和一种制造半导体装置的方法，所述设计方法包含选择包含至少一个第一栅极图案的第一单元布局；选择包含至少一个第二栅极图案的第二单元布局，所述至少一个第二栅极图案具有与所述至少一个第一栅极图案的栅极长度不同的栅极长度；从第一单元布局和第二单元布局生成图案布局；以及在图案布局上生成选择性交叠第一单元布局的掩模布局。
-
公开(公告)号：CN109037215B
公开(公告)日：2024-03-12
申请号：CN201810475600.1
申请日：2018-05-17
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：第一逻辑单元及第二逻辑单元，在衬底上在第一方向上彼此相邻；栅极电极，在第一逻辑单元及第二逻辑单元的每一者中在第一方向上延伸；电源线，在第一逻辑单元与第二逻辑单元之间的边界处在第二方向上延伸；以及连接结构，将电源线电连接到第一逻辑单元的有源图案及第二逻辑单元的有源图案。连接结构位于电源线下方且从第一逻辑单元延伸到第二逻辑单元。连接结构的顶表面处于比栅极电极的顶表面的水平高度高的水平高度。在本发明的半导体器件中，单个连接结构可将电源线电连接到不同逻辑单元的源极/漏极区。由此，半导体器件的集成度可因此得到提高且制造可因此得到简化。
-
公开(公告)号：CN109326635B
公开(公告)日：2023-09-26
申请号：CN201810770377.3
申请日：2018-07-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括第一导电元件、顺序地设置在第一导电元件上的第一绝缘层和第二绝缘层、穿过第一绝缘层和第二绝缘层的导电通路。导电通路连接到第一导电元件。该半导体器件包括设置在第二绝缘层中沿着第一绝缘层的上表面从导电通路的一个侧表面延伸的通路延伸部分、以及设置在第二绝缘层上连接到通路延伸部分的第二导电元件。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.026 seconds)
