-
公开(公告)号：CN107845638A
公开(公告)日：2018-03-27
申请号：CN201710770958.2
申请日：2017-08-31
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11573
Abstract: 存储器件包括：一对公共源极线，彼此间隔开地设置在衬底上，并沿第一方向延伸；多个接地选择线，设置在所述一对公共源极线之间，沿所述第一方向延伸并且设置在相同的层面上；多个字线，设置在所述一对公共源极线之间所述多个接地选择线上，沿所述第一方向延伸并且设置在相同的层面上，所述多个字线的至少一部分通过连接电极进行连接；和多个第一分离绝缘图案，设置在所述多个接地选择线的部分的各个接地选择线之间，并且沿第一方向延伸。所述多个字线的至少一部分通过连接电极进行连接。
-
公开(公告)号：CN102110690A
公开(公告)日：2011-06-29
申请号：CN201010551986.3
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/528
CPC classification number: H01L21/02365 , H01L21/02697 , H01L27/11565 , H01L27/11575 , H01L27/11578 , H01L27/11582
Abstract: 本发明提供了一种三维半导体存储装置。所述三维半导体存储装置包括具有单元阵列区域的基底，所述单元阵列区域包括一对子单元区域和设置在所述一对子单元区域之间的捆绑区域。多个子栅极顺次堆叠在每个子单元区域内的基底上，互连件分别电连接到延伸进入捆绑区域的堆叠的子栅极的延伸部。互连件中的每一个分别电连接到位于相同高度并设置在所述一对子单元区域内的子栅极的延伸部。
-
公开(公告)号：CN109148462B
公开(公告)日：2024-03-29
申请号：CN201810677598.6
申请日：2018-06-27
Applicant: 三星电子株式会社
Abstract: 公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。
-
公开(公告)号：CN106847823A
公开(公告)日：2017-06-13
申请号：CN201610878702.9
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556 , H01L23/544
Abstract: 本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
-
公开(公告)号：CN106803508A
公开(公告)日：2017-06-06
申请号：CN201611035683.X
申请日：2016-11-18
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/11 , H01L27/115 , H01L23/488
CPC classification number: H01L23/562 , H01L23/5226 , H01L23/5283 , H01L23/544 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L28/00 , H01L2223/5446 , H01L27/108 , H01L23/488 , H01L27/11 , H01L27/115
Abstract: 提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。
-
Patent Agency Ranking
公开(公告)号：CN101859778B
公开(公告)日：2015-04-08
申请号：CN201010163558.3
申请日：2010-04-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L27/11578 , H01L27/115 , H01L27/11517 , H01L27/11565 , H01L27/11582
Abstract: 本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括：单元阵列，具有三维地布置在半导体基板上的线状的多个导电图案，单元阵列彼此分离；半导体图案，从半导体基板延伸以与导电图案的侧壁交叉；公共源极区，沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中；第一杂质区，设置在半导体基板中，使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区；以及第一接触孔，暴露第一杂质区的在分离的单元阵列之间的部分。
-
公开(公告)号：CN106803508B
公开(公告)日：2021-12-28
申请号：CN201611035683.X
申请日：2016-11-18
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/11 , H01L27/11551 , H01L27/11578 , H01L27/11597 , H01L27/11514 , H01L23/488
Abstract: 提供了三维(3D)半导体装置。3D半导体装置可以包括：基底，包括芯片区域和划线区域；单元阵列结构，包括三维地布置在基底的芯片区域上的存储器单元；堆叠结构，设置在基底的划线区域上，包括竖直地并交替地堆叠的第一层和第二层；多个竖直结构，沿与基底的顶表面垂直的竖直方向延伸并穿透堆叠结构。
-
公开(公告)号：CN111490052B
公开(公告)日：2021-04-20
申请号：CN202010142068.9
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556 , H01L23/544
Abstract: 本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
-
-
公开(公告)号：CN102110690B
公开(公告)日：2015-04-01
申请号：CN201010551986.3
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/528
CPC classification number: H01L21/02365 , H01L21/02697 , H01L27/11565 , H01L27/11575 , H01L27/11578 , H01L27/11582
Abstract: 本发明提供了一种三维半导体存储装置。所述三维半导体存储装置包括具有单元阵列区域的基底，所述单元阵列区域包括一对子单元区域和设置在所述一对子单元区域之间的捆绑区域。多个子栅极顺次堆叠在每个子单元区域内的基底上，互连件分别电连接到延伸进入捆绑区域的堆叠的子栅极的延伸部。互连件中的每一个分别电连接到位于相同高度并设置在所述一对子单元区域内的子栅极的延伸部。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.04 seconds)
