-
公开(公告)号：CN112071855A
公开(公告)日：2020-12-11
申请号：CN202010528944.1
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供了一种竖直半导体装置及其制造方法。所述竖直半导体装置包括：共源半导体层，其位于衬底上；支撑层，其位于共源半导体层上；交替地堆叠在支撑层上的栅极和层间绝缘层；沟道图案，其在与衬底的上表面垂直的第一方向上延伸，同时穿过栅极和支撑层，支撑层的面对沟道图案的侧壁相对于栅极的面对沟道图案的侧壁偏移；以及信息存储层，其在栅极与沟道图案之间延伸，信息存储层至少延伸到支撑层的面对沟道图案的侧壁。
-
-
公开(公告)号：CN113299826A
公开(公告)日：2021-08-24
申请号：CN202110202376.0
申请日：2021-02-23
Applicant: 三星电子株式会社
Abstract: 垂直可变电阻存储器件包括栅电极和柱结构。栅电极在基本垂直于衬底的上表面的垂直方向上在衬底上彼此间隔开。柱结构在衬底上在垂直方向上延伸穿过栅电极。柱结构包括在垂直方向上延伸的垂直栅电极、设置在垂直栅电极的侧壁上的可变电阻图案、以及设置在可变电阻图案的外侧壁上的沟道。沟道和垂直栅电极彼此接触。
-
公开(公告)号：CN112447237A
公开(公告)日：2021-03-05
申请号：CN202010543803.7
申请日：2020-06-15
Applicant: 三星电子株式会社
IPC: G11C16/14
Abstract: 提供了半导体器件及操作半导体器件的方法。所述半导体器件包括源极层、多个沟道结构、多个栅电极和公共源极线。所述多个栅电极中的至少一个栅电极提供GIDL线。在擦除操作期间，施加到所述公共源极线的擦除电压达到目标电压，并且在所述擦除电压达到所述目标电压之后，将阶跃增量电压增加到所述擦除电压，使得所述擦除电压的电压电平高于所述目标电压的电压电平。在所需时间段内已经增加了所述阶跃增量电压之后，在所述擦除操作的剩余操作中，所述擦除电压的电压电平减小到所述目标电压的电压电平。
-
公开(公告)号：CN119156016A
公开(公告)日：2024-12-17
申请号：CN202410259197.4
申请日：2024-03-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件，所述半导体存储器件包括：第一字线；第二字线，所述第二字线与所述第一字线间隔开；背栅电极，所述背栅电极位于所述第一字线与所述第二字线之间；第一沟道图案，所述第一沟道图案位于所述第一字线与所述背栅电极之间；第二沟道图案，所述第二沟道图案位于所述第二字线与所述背栅电极之间；第一栅极绝缘膜，所述第一栅极绝缘膜位于所述第一字线与所述第一沟道图案之间；第二栅极绝缘膜，所述第二栅极绝缘膜位于所述第二字线与所述第二沟道图案之间；第一位线，所述第一位线位于所述第一沟道图案和所述第二沟道图案上，其中，所述第一位线连接到所述第一沟道图案；以及第二位线，所述第二位线位于所述第一沟道图案和所述第二沟道图案上，其中，所述第二位线连接到所述第二沟道图案。
-
Patent Agency Ranking
公开(公告)号：CN118413993A
公开(公告)日：2024-07-30
申请号：CN202311590936.X
申请日：2023-11-27
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和电子系统。该半导体装置包括：半导体衬底上的单元阵列结构，该单元阵列结构包括电极结构，该电极结构包括竖直并且交替地堆叠在半导体衬底上的电极和绝缘层；以及穿透电极结构的竖直结构和穿透接触插塞。竖直结构可包括第一内层、第一外层和第一中间层，并且穿透接触插塞可包括第二内层、第二外层和第二中间层。电极可包括掺杂半导体材料，并且第一外层和第二外层可包括相同的材料。第一中间层和第二中间层可包括相同的材料，并且第一内层和第二内层可包括彼此不同的材料。
-
公开(公告)号：CN117597016A
公开(公告)日：2024-02-23
申请号：CN202311052282.5
申请日：2023-08-21
Applicant: 三星电子株式会社
Abstract: 提供可变电阻存储器件和/或包括其的电子设备。所述可变电阻存储器件包括：包括具有大于或等于约9％的缺氧率的金属氧化物的电阻变化层；在所述电阻变化层上的半导体层；在所述半导体层上的栅极绝缘层；和在所述栅极绝缘层上彼此隔开的多个栅电极。
-
公开(公告)号：CN118057925A
公开(公告)日：2024-05-21
申请号：CN202311482544.1
申请日：2023-11-08
Applicant: 三星电子株式会社
Abstract: 竖直存储器件可以包括：单元堆叠结构，在衬底上，其中，单元堆叠结构包括交替且重复地堆叠的绝缘层图案和栅极图案，并且其中，单元堆叠结构沿平行于衬底的上表面的第一方向延伸，并且其中，单元堆叠区域的在第一方向上的边缘部分设置在第二区域中，并且具有台阶形状的台阶部分；蚀刻停止结构，在单元堆叠结构的台阶部分的栅极图案中的每一个栅极图案的上表面上，其中，蚀刻停止结构包括过渡金属氧化物；绝缘中间层，覆盖单元堆叠结构；以及接触插塞，穿过绝缘中间层和蚀刻停止结构，其中，接触插塞与栅极图案中的每一个栅极图案的上表面接触。
-
公开(公告)号：CN117062442A
公开(公告)日：2023-11-14
申请号：CN202310461601.1
申请日：2023-04-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件。所述半导体存储器件包括：导电层，所述导电层位于衬底上；绝缘隔离层，所述绝缘隔离层位于所述导电层上；堆叠结构，所述堆叠结构位于所述绝缘隔离层上，并且包括沿着与所述衬底的上表面垂直的第一方向交替地设置的多个源极/漏极接触层和多个栅电极层；垂直沟道层，所述垂直沟道层延伸穿过所述堆叠结构和所述绝缘隔离层，其中，所述垂直沟道层与所述多个源极/漏极接触层中的每一者接触，并且连接到所述导电层；以及栅极绝缘层，所述栅极绝缘层位于所述多个栅电极层中的每一者与所述垂直沟道层之间。
-
公开(公告)号：CN116648068A
公开(公告)日：2023-08-25
申请号：CN202310187329.2
申请日：2023-02-21
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体器件，包括：栅极堆叠结构，包括交替地堆叠的绝缘图案和导电图案；存储沟道结构，延伸穿过栅极堆叠结构；以及位线焊盘，在存储沟道结构上，其中，存储沟道结构包括可变电阻层、围绕可变电阻层的沟道层和围绕沟道层的沟道绝缘层，并且位线焊盘的底表面接触可变电阻层的顶表面、沟道层的顶表面和沟道绝缘层的顶表面。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.11 seconds)
