公开(公告)号：US20110254060A1

公开(公告)日：2011-10-20

申请号：US12760782

申请日：2010-04-15

申请人： Yu-Ru YANG ,  Tzung-Ying Lee ,  Chin-Fu Lin ,  Chi-Mao Hsu

发明人： Yu-Ru YANG ,  Tzung-Ying Lee ,  Chin-Fu Lin ,  Chi-Mao Hsu

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/518 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/78

摘要： A method of fabricating a metal gate structure is provided. Firstly, a high-K gate dielectric layer is formed on a semiconductor substrate. Then, a first metal-containing layer having a surface away from the gate dielectric layer is formed on the gate dielectric layer. After that, the surface of the first metal-containing layer is treated to improve the nitrogen content thereof of the surface. Subsequently, a silicon layer is formed on the first metal-containing layer. Because the silicon layer is formed on the surface having high nitrogen content, the catalyzing effect to the silicon layer resulted from the metal material in the first metal-containing layer can be prevented. As a result, the process yield is improved.

摘要翻译： 提供一种制造金属栅极结构的方法。 首先，在半导体衬底上形成高K栅介质层。 然后，在栅极电介质层上形成具有离开栅极电介质层的表面的第一含金属层。 之后，处理第一含金属层的表面以改善其表面的氮含量。 随后，在第一含金属层上形成硅层。 由于在具有高氮含量的表面上形成硅层，所以可以防止由第一含金属层中的金属材料产生的对硅层的催化作用。 结果，工艺产量提高。

公开(公告)号：US20120261770A1

公开(公告)日：2012-10-18

申请号：US13086397

申请日：2011-04-14

申请人： Kun-Hsien Lin ,  Hsin-Fu Huang ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Chi-Mao Hsu ,  Chin-Fu Lin

发明人： Kun-Hsien Lin ,  Hsin-Fu Huang ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Chi-Mao Hsu ,  Chin-Fu Lin

IPC分类号： H01L29/772

CPC分类号： H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/7833

摘要： A metal gate structure includes a high-K gate dielectric layer, an N-containing layer, a work function metal layer, and an N-trapping layer. The N-containing layer is positioned between the work function metal layer and the high-K gate dielectric layer. The N-trapping layer is positioned between the work function metal layer and the high-K gate dielectric layer, and the N-trapping layer contains no nitrogen or low-concentration nitrogen.

摘要翻译： 金属栅极结构包括高K栅极电介质层，N含量层，功函数金属层和N-捕获层。 N层位于功函数金属层和高K栅极电介质层之间。 N捕获层位于功函数金属层和高K栅介质层之间，N捕获层不含氮或低浓度氮。

公开(公告)号：US09490342B2

公开(公告)日：2016-11-08

申请号：US13161591

申请日：2011-06-16

申请人： Chien-Ming Lai ,  Yi-Wen Chen ,  Zhi-Cheng Lee ,  Tong-Jyun Huang ,  Che-Hua Hsu ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Chin-Fu Lin

发明人： Chien-Ming Lai ,  Yi-Wen Chen ,  Zhi-Cheng Lee ,  Tong-Jyun Huang ,  Che-Hua Hsu ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Chin-Fu Lin

IPC分类号： H01L21/3205 ,  H01L29/66 ,  H01L21/8238 ,  H01L21/28 ,  H01L21/3213 ,  H01L29/423 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78

CPC分类号： H01L29/6659 ,  H01L21/28088 ,  H01L21/32134 ,  H01L21/823842 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/7833

摘要： A method for fabricating a semiconductor device includes the following steps. Firstly, a dummy gate structure having a dummy gate electrode layer is provided. Then, the dummy gate electrode layer is removed to form an opening in the dummy gate structure, thereby exposing an underlying layer beneath the dummy gate electrode layer. Then, an ammonium hydroxide treatment process is performed to treat the dummy gate structure. Afterwards, a metal material is filled into the opening.

摘要翻译： 一种制造半导体器件的方法包括以下步骤。 首先，提供具有伪栅极电极层的虚拟栅极结构。 然后，去除虚拟栅极电极层，以在虚拟栅极结构中形成开口，从而暴露在伪栅极电极层下面的下面的层。 然后，进行氢氧化铵处理处理以处理伪栅极结构。 之后，将金属材料填充到开口中。

公开(公告)号：US08841733B2

公开(公告)日：2014-09-23

申请号：US13109599

申请日：2011-05-17

申请人： Hsin-Fu Huang ,  Kun-Hsien Lin ,  Chi-Mao Hsu ,  Min-Chuan Tsai ,  Tzung-Ying Lee ,  Chin-Fu Lin

发明人： Hsin-Fu Huang ,  Kun-Hsien Lin ,  Chi-Mao Hsu ,  Min-Chuan Tsai ,  Tzung-Ying Lee ,  Chin-Fu Lin

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L29/66 ,  H01L29/49 ,  H01L29/51

CPC分类号： H01L29/78 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes following steps. A substrate is provided, wherein a first dielectric layer having a trench therein is formed on the substrate, a source/drain region is formed in the substrate at two sides of the trench, and a second dielectric layer is formed on the substrate in the trench. A first physical vapor deposition process is performed to form a Ti-containing metal layer in the trench. A second physical vapor deposition process is performed to form an Al layer on the Ti-containing metal layer in the trench. A thermal process is performed to anneal the Ti-containing metal layer and the Al layer so as to form a work function metal layer. A metal layer is formed to fill the trench.

摘要翻译： 制造半导体器件的方法包括以下步骤。 提供了一种衬底，其中在衬底上形成有沟槽的第一电介质层，在沟槽的两侧在衬底中形成源极/漏极区，并且在沟槽中的衬底上形成第二电介质层 。 进行第一物理气相沉积工艺以在沟槽中形成含Ti金属层。 进行第二物理气相沉积工艺以在沟槽中的含Ti金属层上形成Al层。 进行热处理以使含Ti金属层和Al层退火以形成功函数金属层。 形成金属层以填充沟槽。

公开(公告)号：US20120322218A1

公开(公告)日：2012-12-20

申请号：US13161591

申请日：2011-06-16

申请人： Chien-Ming LAI ,  Yi-Wen Chen ,  Zhi-Cheng Lee ,  Tong-Jyun Huang ,  Che-Hua Hsu ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Chin-Fu Lin

发明人： Chien-Ming LAI ,  Yi-Wen Chen ,  Zhi-Cheng Lee ,  Tong-Jyun Huang ,  Che-Hua Hsu ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Chin-Fu Lin

IPC分类号： H01L21/336

CPC分类号： H01L29/6659 ,  H01L21/28088 ,  H01L21/32134 ,  H01L21/823842 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/7833

摘要： A method for fabricating a semiconductor device includes the following steps. Firstly, a dummy gate structure having a dummy gate electrode layer is provided. Then, the dummy gate electrode layer is removed to form an opening in the dummy gate structure, thereby exposing an underlying layer beneath the dummy gate electrode layer. Then, an ammonium hydroxide treatment process is performed to treat the dummy gate structure. Afterwards, a metal material is filled into the opening.

摘要翻译： 一种制造半导体器件的方法包括以下步骤。 首先，提供具有伪栅极电极层的虚拟栅极结构。 然后，去除虚拟栅极电极层，以在虚拟栅极结构中形成开口，从而暴露在伪栅极电极层下面的下面的层。 然后，进行氢氧化铵处理处理以处理伪栅极结构。 之后，将金属材料填充到开口中。

公开(公告)号：US20120319179A1

公开(公告)日：2012-12-20

申请号：US13161519

申请日：2011-06-16

申请人： Hsin-Fu Huang ,  Zhi-Cheng Lee ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Min-Chuan Tsai

发明人： Hsin-Fu Huang ,  Zhi-Cheng Lee ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Kun-Hsien Lin ,  Tzung-Ying Lee ,  Min-Chuan Tsai

IPC分类号： H01L21/28 ,  H01L29/78

CPC分类号： H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

摘要： A metal gate includes a substrate, a gate dielectric layer, a work function metal layer, an aluminum nitride layer and a stop layer. The gate dielectric layer is located on the substrate. The work function metal layer is located on the gate dielectric layer. The aluminum nitride layer is located on the work function metal layer. The stop layer is located on the aluminum nitride layer.

摘要翻译： 金属栅极包括基板，栅极电介质层，功函数金属层，氮化铝层和停止层。 栅介质层位于衬底上。 功函数金属层位于栅介质层上。 氮化铝层位于功函数金属层上。 阻挡层位于氮化铝层上。

公开(公告)号：US20120256275A1

公开(公告)日：2012-10-11

申请号：US13081479

申请日：2011-04-06

申请人： Hsin-Fu Huang ,  Chi-Mao Hsu ,  Kun-Hsien Lin ,  Chin-Fu Lin ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Yi-Wei Chen ,  Bin-Siang Tsai ,  Ted Ming-Lang Guo ,  Ger-Pin Lin ,  Yu-Ling Liang ,  Yen-Ming Chen ,  Tsai-Yu Wen

发明人： Hsin-Fu Huang ,  Chi-Mao Hsu ,  Kun-Hsien Lin ,  Chin-Fu Lin ,  Tzung-Ying Lee ,  Min-Chuan Tsai ,  Yi-Wei Chen ,  Bin-Siang Tsai ,  Ted Ming-Lang Guo ,  Ger-Pin Lin ,  Yu-Ling Liang ,  Yen-Ming Chen ,  Tsai-Yu Wen

IPC分类号： H01L29/772 ,  H01L21/283

CPC分类号： H01L21/823857 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/7833

摘要： A manufacturing method of a metal gate structure includes first providing a substrate having a dummy gate formed thereon. The dummy gate includes a high-K gate dielectric layer, a bottom barrier layer, a first etch stop layer and a sacrificial layer sequentially and upwardly stacked on the substrate. Then, the sacrificial layer is removed to form a gate trench with the first etch stop layer exposed on the bottom of the gate trench. After forming the gate trench, a first work function metal layer is formed in the gate trench.

摘要翻译： 金属栅极结构的制造方法包括首先提供其上形成有虚拟栅极的衬底。 虚拟栅极包括高K栅极电介质层，底部阻挡层，第一蚀刻停止层和依次且向上堆叠在基板上的牺牲层。 然后，去除牺牲层以形成栅极沟槽，其中第一蚀刻停止层暴露在栅极沟槽的底部。 在形成栅极沟槽之后，在栅极沟槽中形成第一功函数金属层。

公开(公告)号：US20120292721A1

公开(公告)日：2012-11-22

申请号：US13109599

申请日：2011-05-17

申请人： Hsin-Fu Huang ,  Kun-Hsien Lin ,  Chi-Mao Hsu ,  Min-Chuan Tsai ,  Tzung-Ying Lee ,  Chin-Fu Lin

发明人： Hsin-Fu Huang ,  Kun-Hsien Lin ,  Chi-Mao Hsu ,  Min-Chuan Tsai ,  Tzung-Ying Lee ,  Chin-Fu Lin

IPC分类号： H01L29/78 ,  H01L21/285

CPC分类号： H01L29/78 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： A method of fabricating a semiconductor device includes following steps. A substrate is provided, wherein a first dielectric layer having a trench therein is formed on the substrate, a source/drain region is formed in the substrate at two sides of the trench, and a second dielectric layer is formed on the substrate in the trench. A first physical vapor deposition process is performed to form a Ti-containing metal layer in the trench. A second physical vapor deposition process is performed to form an Al layer on the Ti-containing metal layer in the trench. A thermal process is performed to anneal the Ti-containing metal layer and the Al layer so as to form a work function metal layer. A metal layer is formed to fill the trench.

摘要翻译： 制造半导体器件的方法包括以下步骤。 提供了一种衬底，其中在衬底上形成有沟槽的第一电介质层，在沟槽的两侧在衬底中形成源极/漏极区，并且在沟槽中的衬底上形成第二电介质层 。 进行第一物理气相沉积工艺以在沟槽中形成含Ti金属层。 进行第二物理气相沉积工艺以在沟槽中的含Ti金属层上形成Al层。 进行热处理以使含Ti金属层和Al层退火以形成功函数金属层。 形成金属层以填充沟槽。

公开(公告)号：US09416459B2

公开(公告)日：2016-08-16

申请号：US13154420

申请日：2011-06-06

申请人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Chi-Ray Tsai

发明人： Chun-Ling Lin ,  Yen-Liang Lu ,  Chi-Mao Hsu ,  Chin-Fu Lin ,  Chun-Hung Chen ,  Tsun-Min Cheng ,  Chi-Ray Tsai

IPC分类号： C25D5/00 ,  C25D7/12

CPC分类号： C25D5/54 ,  C25D3/38 ,  C25D5/00 ,  C25D5/10 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/76879

摘要： An electrical chemical plating process is provided. A semiconductor structure is provided in an electrical plating platform. A pre-electrical-plating step is performed wherein the pre-electrical-plating step is carried out under a fixed voltage environment and lasts for 0.2 to 0.5 seconds after the current is above the threshold current of the electrical plating platform. After the pre-electrical-plating step, a first electrical plating step is performed on the semiconductor structure.

摘要翻译： 提供电化学镀工艺。 半导体结构设置在电镀平台中。 进行预电镀步骤，其中预电镀步骤在固定电压环境下进行，并且在电流高于电镀平台的阈值电流之后持续0.2至0.5秒。 在预电镀步骤之后，对半导体结构进行第一电镀步骤。

公开(公告)号：US08975666B2

公开(公告)日：2015-03-10

申请号：US13591226

申请日：2012-08-22

申请人： Ya-Hsueh Hsieh ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Min-Chuan Tsai ,  Chien-Hao Chen ,  Chi-Yuan Sun ,  Wei-Yu Chen ,  Chin-Fu Lin

发明人： Ya-Hsueh Hsieh ,  Chi-Mao Hsu ,  Hsin-Fu Huang ,  Min-Chuan Tsai ,  Chien-Hao Chen ,  Chi-Yuan Sun ,  Wei-Yu Chen ,  Chin-Fu Lin

IPC分类号： H01L27/14 ,  H01L29/49 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/78

摘要： A MOS transistor includes a gate structure on a substrate, and the gate structure includes a wetting layer, a transitional layer and a low resistivity material from bottom to top, wherein the transitional layer has the properties of a work function layer, and the gate structure does not have any work function layers. Moreover, the present invention provides a MOS transistor process forming said MOS transistor.

摘要翻译： MOS晶体管包括在衬底上的栅极结构，并且栅极结构包括从底部到顶部的润湿层，过渡层和低电阻率材料，其中过渡层具有功函数层的性质，并且栅极结构 没有任何功能层。 此外，本发明提供一种形成所述MOS晶体管的MOS晶体管工艺。