公开(公告)号：US09530726B2

公开(公告)日：2016-12-27

申请号：US14052691

申请日：2013-10-11

申请人： Kwang-jin Moon ,  Byung-Iyul Park ,  Dong-chan Lim ,  Deok-young Jung ,  Gil-heyun Choi ,  Dae-lok Bae ,  Pil-kyu Kang

发明人： Kwang-jin Moon ,  Byung-Iyul Park ,  Dong-chan Lim ,  Deok-young Jung ,  Gil-heyun Choi ,  Dae-lok Bae ,  Pil-kyu Kang

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a via structure having a top surface with a planar portion and a protrusion portion that is surrounded by the planar portion, and includes a conductive structure including a plurality of conductive lines contacting at least a part of the top surface of the via structure.

摘要翻译： 半导体器件包括具有平面部分的顶表面和由平面部分包围的突出部分的通孔结构，并且包括导电结构，该导电结构包括与通孔的顶表面的至少一部分接触的多条导线 结构体。

公开(公告)号：US08497157B2

公开(公告)日：2013-07-30

申请号：US13459468

申请日：2012-04-30

申请人： Kwang-Jin Moon ,  Byung-Lyul Park ,  Do-Sun Lee ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Kwang-Jin Moon ,  Byung-Lyul Park ,  Do-Sun Lee ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L21/00 ,  H01L21/324

CPC分类号： H01L21/2885 ,  H01L21/76898 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/15311

摘要： In a method of manufacturing a semiconductor device, a front end of line (FEOL) process may be performed on a semiconductor substrate to form a semiconductor structure. A back end of line (BEOL) process may be performed on the semiconductor substrate to form a wiring structure electrically connected to the semiconductor structure, thereby formed a semiconductor chip. A hole may be formed through a part of the semiconductor chip. A preliminary plug may have a dimple in the hole. The preliminary plug may be expanded into the dimple by a thermal treatment process to form a plug. Thus, the plug may not have a protrusion protruding from the upper surface of the semiconductor chip, so that the plug may be formed by the single CMP process.

摘要翻译： 在制造半导体器件的方法中，可以在半导体衬底上执行前端（FEOL）工艺以形成半导体结构。 可以在半导体基板上进行后端（BEOL）处理，以形成与半导体结构电连接的布线结构，从而形成半导体芯片。 可以通过半导体芯片的一部分形成孔。 初步插头可能在孔中有一个凹坑。 预先塞子可以通过热处理过程扩展到凹坑中以形成塞子。 因此，插头可以不具有从半导体芯片的上表面突出的突起，从而可以通过单个CMP工艺形成插头。

公开(公告)号：US20120132986A1

公开(公告)日：2012-05-31

申请号：US13251676

申请日：2011-10-03

申请人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Byung-Lyul Park ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Byung-Lyul Park ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/088 ,  H01L21/823487 ,  H01L27/1207

摘要： A semiconductor device includes a substrate having a plurality of horizontal channel transistors formed thereon, an insulation layer structure on the substrate and covering the horizontal transistors, and a plurality of vertical channel transistors on the insulation layer structure.

摘要翻译： 半导体器件包括其上形成有多个水平沟道晶体管的衬底，在衬底上的绝缘层结构并覆盖水平晶体管，以及在绝缘层结构上的多个垂直沟道晶体管。

公开(公告)号：US08021980B2

公开(公告)日：2011-09-20

申请号：US12753196

申请日：2010-04-02

申请人： Youngseok Kim ,  Jong-ho Yun ,  Kwang-jin Moon ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Zung-sun Choi ,  Hye-Kyung Jung

发明人： Youngseok Kim ,  Jong-ho Yun ,  Kwang-jin Moon ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Zung-sun Choi ,  Hye-Kyung Jung

IPC分类号： H01L21/44

CPC分类号： H01L21/7684 ,  H01L21/02068 ,  H01L21/02074 ,  H01L21/76849 ,  H01L21/76861 ,  H01L21/76883

摘要： Provided are methods of manufacturing semiconductor devices. The methods may include forming a first insulation layer on a semiconductor substrate, forming a groove by selectively etching the first insulation layer, filling the groove with a copper-based conductive layer, depositing a cobalt-based capping layer on the copper-based conductive layer by electroless plating, and cleansing the first insulation layer and the cobalt-based capping layer using a basic cleansing solution.

摘要翻译： 提供制造半导体器件的方法。 所述方法可以包括在半导体衬底上形成第一绝缘层，通过选择性蚀刻第一绝缘层形成沟槽，用铜基导电层填充沟槽，在铜基导电层上沉积钴基覆盖层 通过无电解电镀，并且使用基本清洁溶液清洁第一绝缘层和钴基覆盖层。

公开(公告)号：US20100255676A1

公开(公告)日：2010-10-07

申请号：US12753196

申请日：2010-04-02

申请人： Youngseok Kim ,  Jong-ho Yun ,  Kwang-jin Moon ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Zung-sun Choi ,  Hye-Kyung Jung

发明人： Youngseok Kim ,  Jong-ho Yun ,  Kwang-jin Moon ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Zung-sun Choi ,  Hye-Kyung Jung

IPC分类号： H01L21/3205

CPC分类号： H01L21/7684 ,  H01L21/02068 ,  H01L21/02074 ,  H01L21/76849 ,  H01L21/76861 ,  H01L21/76883

摘要： Provided are methods of manufacturing semiconductor devices. The methods may include forming a first insulation layer on a semiconductor substrate, forming a groove by selectively etching the first insulation layer, filling the groove with a copper-based conductive layer, depositing a cobalt-based capping layer on the copper-based conductive layer by electroless plating, and cleansing the first insulation layer and the cobalt-based capping layer using a basic cleansing solution.

摘要翻译： 提供制造半导体器件的方法。 所述方法可以包括在半导体衬底上形成第一绝缘层，通过选择性蚀刻第一绝缘层形成沟槽，用铜基导电层填充沟槽，在铜基导电层上沉积钴基覆盖层 通过无电解电镀，并且使用基本清洁溶液清洁第一绝缘层和钴基覆盖层。

公开(公告)号：US20100109094A1

公开(公告)日：2010-05-06

申请号：US12685265

申请日：2010-01-11

申请人： Hyun-su Kim ,  Kwang-Jin Moon ,  Sang-Woo Lee ,  Eun-Ok Lee ,  Ho-Ki Lee

发明人： Hyun-su Kim ,  Kwang-Jin Moon ,  Sang-Woo Lee ,  Eun-Ok Lee ,  Ho-Ki Lee

IPC分类号： H01L23/50

CPC分类号： H01L21/76855 ,  H01L21/28556 ,  H01L21/76843

摘要： Contacts having different characteristics may be created by forming a first silicide layer over a first device region of a substrate, and then forming a second silicide layer over a second device region while simultaneously further forming the first silicide layer. A first contact hole may be formed in a dielectric layer over a first device region of a substrate. A silicide layer may then be formed in the first contact hole. A second contact hole may be formed after the first contact hole and silicide layer is formed. A second silicidation may then be performed in the first and second contact holes.

摘要翻译： 可以通过在衬底的第一器件区域上形成第一硅化物层，然后在第二器件区域上形成第二硅化物层，同时进一步形成第一硅化物层来产生具有不同特性的触点。 可以在衬底的第一器件区域上的介电层中形成第一接触孔。 然后可以在第一接触孔中形成硅化物层。 可以在形成第一接触孔和硅化物层之后形成第二接触孔。 然后可以在第一和第二接触孔中执行第二硅化。

公开(公告)号：US07547607B2

公开(公告)日：2009-06-16

申请号：US11176519

申请日：2005-07-07

申请人： Kwang-jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jae-Hwa Park

发明人： Kwang-jin Moon ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jae-Hwa Park

IPC分类号： H01L21/20

CPC分类号： H01L21/76889 ,  H01L21/28518 ,  H01L21/32137 ,  H01L27/10852 ,  H01L28/91 ,  H01L28/92

摘要： A method of fabricating an integrated circuit capacitor includes forming a first metal layer on a conductive plug in an interlayer insulating layer on a substrate. At least a portion of the first metal layer is silicided to form a metal silicide layer and a remaining first metal layer on the conductive plug. The remaining first metal layer is removed using a dry etching process. A lower electrode including a second metal layer is then formed on the metal silicide layer. Because the remaining first metal layer is removed, etching and/or other damage to the conductive plug and/or the interlayer insulating layer during a subsequent wet ethching process may be reduced and/or prevented.

摘要翻译： 制造集成电路电容器的方法包括在基板上的层间绝缘层中的导电插塞上形成第一金属层。 第一金属层的至少一部分被硅化以在导电插塞上形成金属硅化物层和剩余的第一金属层。 使用干蚀刻工艺除去剩余的第一金属层。 然后在金属硅化物层上形成包括第二金属层的下电极。 因为剩余的第一金属层被去除，所以可以减少和/或阻止在随后的湿式加工过程中对导电塞和/或层间绝缘层的蚀刻和/或其它损坏。

公开(公告)号：US20070269974A1

公开(公告)日：2007-11-22

申请号：US11754639

申请日：2007-05-29

申请人： Hee-sook Park ,  Gil-heyun Choi ,  Sang-bum Kang ,  Seong-geon Park ,  Kwang-jin Moon

发明人： Hee-sook Park ,  Gil-heyun Choi ,  Sang-bum Kang ,  Seong-geon Park ,  Kwang-jin Moon

IPC分类号： H01L21/4763

CPC分类号： H01L21/76846 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10888 ,  H01L27/11526 ,  H01L27/11534 ,  H01L27/11568 ,  H01L27/24 ,  H01L29/6656 ,  H01L29/66621

摘要： A metal contact in a semiconductor device is formed by forming an insulating layer having a contact hole therein on a silicon layer. A cobalt layer is formed on a bottom and inner walls of the contact hole. A cobalt silicide layer is formed at the bottom of the contact hole while forming a titanium layer on the cobalt layer. A plug is formed on the titanium layer so as to fill the contact hole.

摘要翻译： 通过在硅层上形成具有接触孔的绝缘层，形成半导体器件中的金属接触。 钴层形成在接触孔的底壁和内壁上。 在钴层上形成钛层的同时，在接触孔的底部形成钴硅化物层。 在钛层上形成插塞以填充接触孔。

公开(公告)号：US20070052103A1

公开(公告)日：2007-03-08

申请号：US11515876

申请日：2006-09-06

申请人： Ho-Ki Lee ,  Kwang-Jin Moon ,  Hyun-Su Kim ,  Sung-Tae Kim ,  Sang-Woo Lee ,  Eun-Ok Lee

发明人： Ho-Ki Lee ,  Kwang-Jin Moon ,  Hyun-Su Kim ,  Sung-Tae Kim ,  Sang-Woo Lee ,  Eun-Ok Lee

IPC分类号： H01L23/52

CPC分类号： H01L21/486 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76846 ,  H01L23/49894 ,  H01L2924/0002 ,  H01L2924/00

摘要： TiN layer structures for semiconductor devices, methods of forming TiN layer structures, semiconductor devices having TiN layer structures and methods of fabricating semiconductor devices are disclosed. The TiN layer structure for a semiconductor device includes a TiN base layer and a conductive capping layer. The TiN base layer is formed on a substrate. The conductive capping layer is formed on the TiN base layer by laminating unit layers repeatedly.

摘要翻译： 公开了用于半导体器件的TiN层结构，形成TiN层结构的方法，具有TiN层结构的半导体器件和制造半导体器件的方法。 用于半导体器件的TiN层结构包括TiN基层和导电覆盖层。 TiN基层形成在基板上。 通过重复层叠单元层，在TiN基层上形成导电覆盖层。

公开(公告)号：US07172967B2

公开(公告)日：2007-02-06

申请号：US10924034

申请日：2004-08-23

申请人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Sang-Bom Kang ,  Woong-Hee Sohn ,  Jong-Ho Yun ,  Kwang-Jin Moon

发明人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Sang-Bom Kang ,  Woong-Hee Sohn ,  Jong-Ho Yun ,  Kwang-Jin Moon

IPC分类号： H01L21/44

CPC分类号： H01L29/665 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/28556 ,  H01L21/76889

摘要： The present invention provides methods for forming cobalt silicide layers, including introducing a vaporized cobalt precursor onto a silicon substrate to form a cobalt layer. The vaporized cobalt precursor has the formula Co2(CO)6(R1—C≡C—R2), wherein R1 is H or CH3, and R2 is H, t-butyl, methyl or ethyl. The silicon substrate is thermally treated so that silicon is reacted with cobalt to form a cobalt silicide layer. Methods for manufacturing semiconductor devices including the cobalt silicide layers described herein and such devices are also provided.

摘要翻译： 本发明提供了形成硅化钴层的方法，包括将蒸发的钴前体引入到硅衬底上以形成钴层。 蒸发的钴前体具有下式：CO 2 - （CO）6（R 1 - C≡CR2） 其中R 1是H或CH 3，R 2是H，叔丁基，甲基或乙基。 对硅衬底进行热处理，使得硅与钴反应形成硅化钴层。 还提供了用于制造包括本文所述的钴硅化物层的半导体器件的方法和这种器件。