知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

52 条记录 (耗时 0.014 秒)

    Memory cell arrangements
    23.
    发明授权
    Memory cell arrangements 有权
    存储单元布置

    公开(公告)号：US07838921B2

    公开(公告)日：2010-11-23

    申请号：US11526149

    申请日：2006-09-22

    申请人： Josef Willer ,  Thomas Mikolajick ,  Nicolas Nagel ,  Michael Specht

    发明人： Josef Willer ,  Thomas Mikolajick ,  Nicolas Nagel ,  Michael Specht

    IPC分类号： H01L29/788

    CPC分类号： H01L27/105 ,  H01L27/11526 ,  H01L27/11529

    摘要： A memory cell arrangement includes a first memory cell string having a plurality of serially source-to-drain-coupled transistors, at least some of them being memory cells, a second memory cell string having a plurality of serially source-to-drain-coupled transistors, at least some of them being memory cells. A dielectric material is between and above the first memory cell string and the second memory cell string. A source/drain line groove is defined in the dielectric material. The source/drain line groove extends from a source/drain region of one transistor of the first memory cell string to a source/drain region of the second memory cell string. Electrically conductive filling material is disposed in the source/drain line groove. Dielectric filling material is disposed in the source/drain line groove between the source/drain regions.

    摘要翻译： 存储单元布置包括具有多个串联的源极至漏极耦合的晶体管的第一存储单元串，其中至少一些是存储单元;第二存储单元串，具有多个串联的源至漏耦合的晶体管 晶体管，其中至少有一些是存储单元。 电介质材料在第一存储单元串和第二存储单元串之间和之上。 源极/漏极线沟槽限定在电介质材料中。 源极/漏极线槽从第一存储单元串的一个晶体管的源极/漏极区域延伸到第二存储单元串的源极/漏极区域。 导电填充材料设置在源极/漏极线槽中。 电介质填充材料设置在源极/漏极区域之间的源极/漏极线沟槽中。

    Memory cell arrays and methods for producing memory cell arrays
    24.
    发明授权
    Memory cell arrays and methods for producing memory cell arrays 有权
    用于产生存储单元阵列的存储单元阵列和方法

    公开(公告)号：US07368350B2

    公开(公告)日：2008-05-06

    申请号：US11313247

    申请日：2005-12-20

    申请人： Dominik Olligs ,  Torsten Mueller ,  Karl-Heinz Kuesters ,  Veronika Polei ,  Thomas Mikolajick ,  Josef Willer

    发明人： Dominik Olligs ,  Torsten Mueller ,  Karl-Heinz Kuesters ,  Veronika Polei ,  Thomas Mikolajick ,  Josef Willer

    IPC分类号： H01L21/336

    CPC分类号： H01L27/115 ,  H01L21/76831 ,  H01L21/76888 ,  H01L21/76897 ,  H01L27/11568

    摘要： A method for fabricating stacked non-volatile memory cells and non-volatile memory cell arrays are disclosed. A semiconductor wafer is provided having a charge-trapping layer and a conductive layer deposited on the surface of the semiconductor wafer. Using a mask layer on top of the conductive layer, contact holes are formed into which a contact fill material is deposited. A further conductive layer is deposited on the surface of the semiconductor wafer and is patterned so as to form word lines. The contact fill material is connected to a contact plug using the contact holes with the contact fill material as a landing pad.

    摘要翻译： 公开了一种用于制造堆叠的非易失性存储单元和非易失性存储单元阵列的方法。 提供半导体晶片，其具有沉积在半导体晶片的表面上的电荷捕获层和导电层。 在导电层的顶部使用掩模层，形成接触填充材料沉积到其中的接触孔。 另外的导电层沉积在半导体晶片的表面上并被图案化以形成字线。 接触填充材料使用接触孔与接触填充材料作为着陆垫连接到接触塞。

    Semiconductor memory device and method of operating a semiconductor memory device
    26.
    发明申请
    Semiconductor memory device and method of operating a semiconductor memory device 审中-公开
    半导体存储器件和操作半导体存储器件的方法

    公开(公告)号：US20070231991A1

    公开(公告)日：2007-10-04

    申请号：US11396398

    申请日：2006-03-31

    申请人： Josef Willer ,  Nicolas Nagel ,  Thomas Mikolajick ,  Karl-Heinz Kuesters

    发明人： Josef Willer ,  Nicolas Nagel ,  Thomas Mikolajick ,  Karl-Heinz Kuesters

    IPC分类号： H01L21/8238

    CPC分类号： H01L29/792 ,  G11C16/0475 ,  G11C16/14 ,  G11C16/16

    摘要： A semiconductor memory device includes a channel region, a gate electrode adjacent the channel region, and a charge-trapping layer between the channel region and the gate electrode. A voltage is applied between the gate electrode and the channel region to cause a first current of a first kind of charge carriers from the channel region to move into the charge-trapping layer and to cause a second current of a second kind of charge carriers from the gate electrode to move into the charge-trapping layer, until the value of the second current is at least half the amount of the first current value.

    摘要翻译： 半导体存储器件包括沟道区，与沟道区相邻的栅电极以及沟道区和栅电极之间的电荷俘获层。 在栅极电极和沟道区域之间施加电压，使来自沟道区域的第一种电荷载流子的第一电流移动到电荷俘获层中，并引起第二种载流子的第二电流 栅电极移动到电荷捕获层中，直到第二电流的值至少为第一电流值的一半。

    Memory cell arrays and methods for producing memory cell arrays
    27.
    发明申请
    Memory cell arrays and methods for producing memory cell arrays 有权
    用于产生存储单元阵列的存储单元阵列和方法

    公开(公告)号：US20070141799A1

    公开(公告)日：2007-06-21

    申请号：US11313247

    申请日：2005-12-20

    申请人： Dominik Olligs ,  Torsten Mueller ,  Karl-Heinz Kuesters ,  Veronika Polei ,  Thomas Mikolajick ,  Josef Willer

    发明人： Dominik Olligs ,  Torsten Mueller ,  Karl-Heinz Kuesters ,  Veronika Polei ,  Thomas Mikolajick ,  Josef Willer

    IPC分类号： H01L21/20

    CPC分类号： H01L27/115 ,  H01L21/76831 ,  H01L21/76888 ,  H01L21/76897 ,  H01L27/11568

    摘要： A method for fabricating stacked non-volatile memory cells and non-volatile memory cell arrays are disclosed. A semiconductor wafer is provided having a charge-trapping layer and a conductive layer deposited on the surface of the semiconductor wafer. Using a mask layer on top of the conductive layer, contact holes are formed into which a contact fill material is deposited. A further conductive layer is deposited on the surface of the semiconductor wafer and is patterned so as to form word lines. The contact fill material is connected to a contact plug using the contact holes with the contact fill material as a landing pad.

    摘要翻译： 公开了一种用于制造堆叠的非易失性存储单元和非易失性存储单元阵列的方法。 提供半导体晶片，其具有沉积在半导体晶片的表面上的电荷捕获层和导电层。 在导电层的顶部使用掩模层，形成接触填充材料沉积到其中的接触孔。 另外的导电层沉积在半导体晶片的表面上并被图案化以形成字线。 接触填充材料使用接触孔与接触填充材料作为着陆垫连接到接触塞。

    Method for fabricating a memory cell
    28.
    发明授权
    Method for fabricating a memory cell 失效
    用于制造存储单元的方法

    公开(公告)号：US07192830B2

    公开(公告)日：2007-03-20

    申请号：US10862818

    申请日：2004-06-07

    申请人： Matthias Goldbach ,  Thomas Mikolajick ,  Albert Birner

    发明人： Matthias Goldbach ,  Thomas Mikolajick ,  Albert Birner

    IPC分类号： H01L21/336

    CPC分类号： B82Y10/00 ,  H01L21/28273 ,  H01L29/42332 ,  H01L29/66825 ,  H01L29/7887

    摘要： Silicon nanocrystals are applied as storage layer (6) and removed using spacer elements (11) laterally with respect to the gate electrode (5). By means of an implantation of dopant, source/drain regions (2) are fabricated in a self-aligned manner with respect to the storage layer (6). The portions of the storage layer (6) are interrupted by the gate electrode (5) and the gate dielectric (4), so that a central portion of the channel region (3) is not covered by the storage layer (6). This memory cell is suitable as a multi-bit flash memory cell in a virtual ground architecture.

    摘要翻译： 将硅纳米晶体作为存储层（6）施加，并且使用间隔元件（11）相对于栅电极（5）横向去除。 通过掺杂剂的注入，源极/漏极区域（2）以相对于存储层（6）的自对准方式制造。 存储层（6）的部分被栅极（5）和栅极电介质（4）中断，使得沟道区域（3）的中心部分不被存储层（6）覆盖。 该存储单元适合作为虚拟地面架构中的多位闪存单元。